AT89C2051 cũng thích hợp với các lệnh và các chân ra của chuẩn công
nghiệp MCS-51 flash trên chíp cho phép bộ nhớ chương trình được lập trình lập
lại trên hệ thống hoặc bằng bộ lập bộ nhớ không mất nội dung qui ước. Bằng
cách kết hợp CPU linh hoạt 8 bit với flash trên một chíp mạnh đáp ứng cho
những ứng dụng điều khiển. AT89C2051 thiết kế với logic tĩnh cho hoạt động
có tần số giảm xuống 0 và hỗ trợ hai chế độ tiết kiệm năng lượng. Nó có các chế
độ như chế độ nghỉ dừng CPU trong khi vẫn cho phép RAM, các bộ định
thời/đếm, port nối tiếp và hệ thống ngắt tiếp tục hoạt động.
59 trang |
Chia sẻ: nguyenlam99 | Lượt xem: 1130 | Lượt tải: 0
Bạn đang xem trước 20 trang tài liệu Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới, để xem tài liệu hoàn chỉnh bạn click vào nút DOWNLOAD ở trên
của giá trị trong thanh ghi Timer là bit 7
của THx và bit có trọng sô thấp nhất (LSB) và bit 0 của TLx.
- Các thanh ghi Timer.
Mode tự động nạp 8 bit (MODE 2):
19
Hình 1. 12. Sơ đồ Mode 2
- Mode 2 là mode tự động nạp 8 bit, byte thấp TLx của Timer hoạt động
như một Timer 8 bit trong khi byte cao THx của Timer giữ giá trị Reload. Khi
bộ đếm tràn từ FFH sang 00H, không chỉ cờ tràn được set mà giá trị trong THx
cũng được nạp vào TLx: Bộ đếm được tiếp tục từ giá trị này lên đến sự chuyển
trạng thái từ FFH sang 00H kế tiếp và cứ thế tiếp tục. Mode này thì phù hợp bởi
vì các sự tràn xuất hiện cụ lúc mà mỗi lúc nghỉ thanh ghi TMOD và THx được
khởi động.
Mode Timer tách ra (MODE 3):
Hình 1.13. Sơ đồ Mode 3
- Mode 3 là mode Timer tách ra và là sự khác biệt cho mỗi Timer.
- Timer 0 ở mode 3 được chia là 2 timer 8 bit. TL0 và TH0 hoạt động như
những Timer riêng lẻ với sự tràn sẽ set các bit TL0 và TF1 tương ứng.
- Timer 1 bị dừng lại ở mode 3, nhưng có thể được khởi động bởi việc ngắt
nó vào một trong các mode khác. Chỉ có nhược điểm là cờ tràn TF1 của Timer 1
không bị ảnh hưởng bồ các sự tràn của Timer 1 bởi vì TF1 được nối với TH0.
- Khi timer 0 ở chế độ 3, timer 1 vẫn có thể sử dụng bởi port nối tiếp như
tạo tốc đô baud (vì nó không còn được nối với TF1).
1.1.4.5. Các nguồn xung clock (CLOCK SOURCES):
Có hai nguồn xung clock có thể đếm giờ là sự định giờ bên trong và sự
đếm sự kiện bên ngoài. Bit C/T trong TMOD cho phép chọn 1 trong 2 khi Timer
được khởi động.
20
Hình 1.14. Nguồn cấp xung nhịp
Sự đếm các sự kiện (Event Counting):
- Nêu bit C/T = 1 thì bộ Timer được ghi giờ từ nguồn bên ngoài trong nhiều
ứng dụng nguồn bên ngoài này cung cấp 1 sự định giờ với 1 xung trên sự xảy ra
của sự kiện. Sự định giờ là sự đếm sự kiện. Con số sự kiện được xác định trong
phần mềm bởi việc đọc các thanh ghi Timer. TLx/THx, bởi vì giá trị 16 bộ trong
các thanh này tăng lên cho mỗi sự kiện.
- Nguồn xung clock bên ngoài đưa vào chân P3.4 là ngõ nhập của xung
clock bởi Timer 0 (T0) và P3.5 là ngõ nhập của xung clock bởi Timer 1 (T1).
- Trong các ứng dụng đếm các thanh ghi Timer được tăng trong đáp ứng
của sự chuyển trạng thái từ 1 sang 0 ở ngõ nhập Tx.
1.1.4.6. Sự bắt đầu, dừng và điều khiển các timer:
- Bit TRx trong thanh ghi có bit định vị TCON được điều khiển bởi phần
mềm để bắt dầu hoặc kết thúc các Timer. Để bắt đầu các Timer ta set bit TRx và
để kết thúc Timer ta Clear TRx.
Ví dụ Timer 0 được bắt đầu bởi lệnh SETB TR0 và được kết thúc bởi lệnh
CLR TR0 (bit Gate = 0). Bit TRx bị xóa sau sự reset hệ thống, do đó các Timer
bị cấm bằng sự mặc định.
Thêm phương pháp nữa để điều khiển các Timer là dùng bit GATE trong
thanh ghi TMOD và ngõ nhập bên ngoài INTx. Điều này được dùng để đo các
độ rộng xung.
21
Hình 1.15. Thời gian hoạt động của mode 1
1.1.4.7. Sự khởi động và truy xuất các thanh ghi timer:
- Các Timer được khởi động 1 lần ở đầu chương trình để đặt mode hoạt
động cho chúng. Sau đó trong chương trình các Timer được bắt đầu, được xóa,
các thanh ghi Timer được đọc và cập nhật. . . theo yêu cầu của từng ứng dụng cụ
thể.
- TMOD là thanh ghi đầu tiên dược khởi tạo, bởi vì đặt mode hoạt động
cho các i,nét. Ví dụ khởi động cho Timer 1 hoạt động ở mode 1 (mode Timer 16
bia và được ghi giờ bằng dao động trên Chíp ta dùng lệnh: MOV TMOD, #
00001000B.
- Trong lệnh này M1 = 0, M0 = 1 để vào mode 1 và C/T = 0, GATE = 0 để
cho phép ghi giờ bên trong đồng thời xóa các bit mode của Timer 0. Sau lệnh
trên Timer vần chưa đếm giờ, nó chỉ bắt đầu đếm giờ khi set bit điều khiển chạy
TR1 của nó.
- Nếu ta không khởi gán giá trị đầu cho các thanh ghi TLx/THx thì Timer
sẽ bắt đầu đếm từ 0000H lên và khi tràn từ FFFFH sang 0000H nó sẽ bắt đầu
tràn TFx rồi tiếp tục đếm từ 0000H lên tiếp. . .
- Ta có thê lập trình chờ sau mỗi lần tràn ta sẽ xóa cờ TFx và quay vòng lặp
khởi gán cho Tlx/Thx để Timer luôn luôn bắt dầu đếm từ giá trị khởi gán lên
theo ý ta mong muốn.
- Đặc biệt những sự khởi gán nhỏ hơn 256 μs, ta sẽ gọi mode Timer tự
động nạp 8 bit của mode 2. Sau khi khởi gán giá trị đầu vào THx, khi set bit
TRx thì Timer sẽ bắt đầu đếm giá trị khởi gán và khi tràn từ FFH sang OOH
trong TLx, cờ TFx tự động dược set đồng thời giá trị khởi gán mà ta khởi gán
22
cho Thx được nạp tự động vào TLx và Timer lại được đếm từ giá trị khởi gán
này lên. Nói cách khác, sau mỗi tràn ta không cần khi gán lại cho các thanh ghi
Timer mà chúng vẫn đếm được lại từ giá trị ban đầu.
1.1.5. CỔNG NỐI TIẾP
1.1.5.1. Giới thiệu:
+ 89C51 có 1 port nối tiếp, có thể hoạt động theo nhiều chế độ.
+ Chức năng chính của port nối tiếp là:
- Chuyển đổi từ song song sang nối tiếp đối với dữ liệu xuất và ngược lại
đối với dữ liệu nhập, truy cập phần cứng với port nối tiếp thông qua port 3: p3.0
(RXD) chân 10 và p3.1 (TXD) chân 11.
- Port nối tiếp hoạt động song công và bộ đệm nhận cho phép 1 ký tự được
giữ trong bộ đệm trong khi ký tự thứ hai được thu nhận.
- Hai thanh ghi SFR (serial registry): SBUF và SCON, cho truy xuất đến
cổng nối liếp bằng phần mềm. Bộ đệm SBUF ở địa chỉ 99H thật ra là 2 bộ đệm
đó là SBUF chỉ cho ghi và SBUF chỉ cho đọc.
Hình 1.16. Sơ đồ khối port nối tiếp
- Thanh ghi SCON ở địa chỉ 98H được địa hóa theo từng bit: chứa các bit
trạng thái và các bộ điều khiển. Các bit trạng thái được kiểm tra trong phần mềm
hoặc được lập trình đê tạo ngắt.
- Tần số hoạt động của port nối tiếp hay tốc độ baud có thể cố định (mạch
dao động trong 89C51) hoặc thay đối được (timer 1 cung cấp xung nhịp, và phải
được lập trình tương ứng (trong timer 2 cửa 89C52/80C52 có thể cung cấp xung
nhịp).
1.1.5.2. Thanh ghi port nốt tiếp:
23
Chế độ hoạt động của port nối tiếp được đặt bằng các thanh ghi. Sau đây là
bảng tóm tắt của thanh ghi SCON:
Bit Ký hiệu Địa chỉ Mô tả
SCON.7 SM0 Bit 0 của chê độ port nôi tiếp
SCON.6 SM1 9Ell Bit 1 của chê độ port nôi tiếp
SCON.5
SM2 9DH Bit 2 của chê độ port nôi tiếp. Cho phép
truyền thông đa Xử lý trong chế độ 2 và 3;
nếu bit thu là 0 thì Rl không bị tác động.
SCON.4 REN 9CH Cho phép bộ thu khi nó được đặt lên 1
SCON.3 TB8 9BH Bit thứ 9 trong quá trình phát trong chế độ
2 và 3; được đặt và xóa băng phần mềm.
SCON.2 RB8 9AH Bit thứ 9 thu được.
SCON.1 T1 99H Cờ ngắt phát, đặt lên 1 khi kết thúc phát ký
tự; được xóa băng phân mềm.
SCON.0 . R1 98H Cờ ngồi thu đặt lên 1 khi kết thúc thu ký tự
và dược xóa băng phân mềm.
Các chế độ port nối tiếp:
SM0 SM1 Chế độ Mô tả Tốc đô baud
0 0 0 Thanh ghi dịch Cố định (Fosc/12)
0 1 1 UART 8 bit Thay đổi (đặt băng timer 1)
1 0 2 UART 9 bit Cố định (Fosc/12 hoặc 64)
1 1 3 UART 9 bit Thay đôi (đặt băng timer l)
Trước khi sử dụng port nối tiếp ta phái khởi tạo SCON đúng chế độ ta
mong muốn như đa được quy định như trên.
1.1.5.3. Các chế độ hoạt động
Port nối tiếp có 4 chế độ hoạt động. Trong đó có 3 chế độ truyền thông bất
đồng bộ. Với 1 ký tự được phát hoặc thu đều được đóng khung bằng bit start và
kết thúc bằng 1 bit stop. Chế độ còn lại hoạt động như 1 thanh ghi dịch đơn giản.
a. Thanh ghi dịch 8 bit (chế độ 0):
Chế độ này được chọn khi SM0 = 0 và SM1 = 0. Dữ liệu vào ra ở chân
RXD, còn TXD xuất xung nhịp dịch. Bit đầu tiên của thu hoặc phát là LSB. Tốc
độ cố định 1/12 của dao động trên chíp.
Việc phát đi dược khởi động bằng bất cứ lệnh nào ghi dữ liệu vào SBUF.
24
Dữ liệu được dịch ra ngoài trên đường RXD (P3.0) với các xung nhịp được gửi
ra từ chân TXD (P3.1). Mỗi bit phát đi hợp lệ trong 1 chu kỳ máy.
Việc thu bit REN = 1 và RI = 0. Khi RI bị xóa, các xung nhịp được đưa ra
dưỡng TXD, bắt đầu chu kì máy kế tiếp, và dữ liệu theo xung ra chân RXD. Lấy
xung nhịp cho dữ liệu vào port nối tiếp xảy ra ở cạnh dương của TXD.
b. UART 8 bit với tốc độ baud thay đổi được (chế độ 1):
UART (universal Asynchronous receiver/transmitter: bộ phát thu bất đồng
bộ vạn năng) với chức năng thu/ phát nối tiếp. Với mỗi ký tự dữ liệu đi trước là
bit start ở mức thấp và theo sau là bit stop ở mức cao. Có hoặc không bit kiểm
tra chẵn lẻ parity.
Ở chế độ này 10 bít được phát trên TXD hoặc thu trên RXD. Với hoạt động
thu, bit stop dược đưa vào RB8 trong SCON. Trong 8051/8031 chế độ baud
được đặt bằng tốc độ báo tràn của timer 1.
Tạo xung nhịp và đồng bộ các thanh ghi dịch trong chế độ 1, 2, 3 được thiết
lập bằng bộ đếm 4 bit chia cho 16. ngõ ra là xung nhịp tốc độ baud, ngõ vào
được chọn bằng phân mềm.
Truyền dữ liệu được khởi động bằng cách ghi vào SBUF. Cờ ngắt TI = 1
khi xuất hiện bit stop trên chân TXD.
Thu dữ liệu bằng 1 chuyển trạng thái từ 1 xuống 0 trên chân RXD. Luồng
bit đến được lây mẫu giữ 16 lần điếm. Giả sử đã phát hiện bit start hợp lệ, thì
tiếp tục thu kí tự. Sau khi thu xong thì:
Bit thứ 9 (bit stop) được chốt vào RB8 trong SCON.
SBUF được nạp 8 bit dữ liệu.
Cờ Rl đặt lên 1 .
c. UART 9 bit với tốc độ baud cố định (chế độ 2):
Khi SM 1 = 1, SM0 = 0, lúc này 11 bít được phát hoặc thu: 1 bit sưu, 8 bộ
dữ liệu bit thứ 9 có thể lập trình được và 1 bit stop.
Khi phát bit thứ 9 là bit đưa vào TB8 trong SCON.
Khi thu bit thứ 9 sẽ ở trong RB8.
Tốc độ baud là l/32 hoặc 1/64 tần số dao động trên chíp tùy theo bit
SMOD.
d. UART 9 bit tốc độ baud thay đối được (chế độ 3):
25
- Chế độ này giống chế độ 2 ngoại trừ tốc độ baud có thể thay đổi được
bằng timer1.
Tốc độ baud của port nối tiếp:
Tốc độ bị ảnh hưởng bởi 1 bit trong thanh ghi điều khiển nguồn cung cấp
(PCON) đó là SMOD = 1 thì tốc độ baud trong chế độ 1, 2, 3 sẽ gấp đôi.
- Chế độ 0,2 có tốc độ cố định:
Chệ độ 0: bằng tần số dao động trên chíp chia cho 12.
Chế độ 2: bằng tần số dao động trên chíp chia 32 hoặc 64 tùy vào SMOD.
SMOD =0: chia 64.
SMOD = 1: chia 32.
Sau khi reset thì chia 64.
- Chế độ 1 và 3: Tần số dựa vào thời gian tràn của timer 1.
Vì PCON không được địa chỉ theo bit, nên để đặt bit SMOD lên 1 thì ta có
thể làm như sau:
MOV A. PCON; lấy giá trị hiện thời của PCON
SETB ACC.7; đặt lên 1
MOV PCON, A; nạp ngược lại.
Những chú ý khi sử dụng timer 1 làm xung nhịp tốc độ baud ở chế độ 1
và 3:
Xét 8051, ta khởi động TMOD ở chế độ 8 bit tự động nạp lại, có thể làm
như sau:
MOV TMOD, #0010xxxxB
Với : x là bit 0 hoặc 1 .
Ta có thể dùng chế độ 16 bit.
MOV TMOD, # 0001xxxxB.
Ty nhiên tốn thêm phần mềm vì phải nạp lại TH1, TL1 sau mỗi lần tràn,
việc này phải thực hiện trong chương trình phục vụ ngắt.
Công thức tổng quát để xác định tốc độ baud trong chế độ l,3:
Tốc độ baud - tộc độ tràn timer 1/32.
* Vì việc làm tròn số nên có sai số trong tốc độ baud, ta sẽ có tốc độ baud
26
chính xác nếu dùng thạch anh 11.059MHz.
Ta hãy so sánh giữa thạch anh 12MHz và 11,059MHz
Tốc độ
baud
Tần số thạch
anh
SMOD Giá trị nạp
Th1
Tốc độ
baud thật
Sai số
9600 12 MHz 1 - 7 (F9H) 8923 7%
2400 12 MHz 0 - 13 (F3H) 2404 0,16%
1200 12 MHZ 0 - 26 (E6H) 1202 0,16%
9600 11,059 0 - 3 (FDH) 9600 0
2400 11,059 0 - 12 (F4H) 2400 0
1200 11,059 0 - 24 (E8H) 1200 0
1.1.6. TỔ CHỨC NGẮT CỦA MCS51
- Có 5 nguồn ngắt ở MCS51: 2 ngắt ngoài, ngắt từ timer và 1 ngắt port nối
tiếp. Tất cả các ngắt theo mặc nhiên đều bị cấm sau khi reset hệ thống và được
cho phép từng cái hàng phần mềm.
- Khi có 2 hoặc nhiều ngắt đồng thời, hoặc một ngắt xảy ra trong khi 1 ngắt
khác đông được phục vụ, thì có 2 cách giải quyết: sự tuần tự hỏi vòng và sơ đồ
ưu tiên. Việc hệ vòng tuần tự thì cố định. còn ưu tiên ngắt thì có thể lập trình.
Cho phép và cấm các ngắt:
Thông qua thanh ghi IE (interrupt enable) ở địa chỉ A8H
Bit Ký hiệu Địa chỉ bit Mô tả (1: cho phép, 0: cấm)
IE.7 EA AFH cho phép/cấm toàn bộ
IE.6 AEH Không được định nghĩa
IE.5 ET2 ADH Ngắt timer 2 (8052)
IE.4 ES ACH Ngắt port nôi tiếp
IE.3 ET1 ABH Ngắt timer 1
IE.2 EXT0 AAH Ngát ngoài 1
IE.1 EX0 A9H Ngắt timer 0
IE.0 EX0 A8H Ngát ngoài 0
1.1.6.1. Ưu tiên ngắt:
Lập trình thông qua thanh ghi chức năng đặc biệt địa chỉ bit IP (interrupt
priority) ở địa chỉ B8H.
27
Bảng tóm tắt thanh ghi IP
Bit Ký hiệu Địa chỉ bit Mô tả (1: mức cao hơn, 0: mức thấp hơn)
IP.7 - - Không định nghĩa
IP.6 - - Không định nghĩa
IP.5 PT2 BDH Uu tiên ngắt timer (8052)
IP.4 PS BCH Ưu tiên ngắt port nôi tiếp
IP.3 PT1 BBH Ưu tiên ngắt timer 1
IP.2 PX1 BAH Ưu tiên ngắt ngoài 1
IP.1 PT0 B9H Ưu tiên ngắt timer 0
IP.0 PX0 B8H Ưu tiên ngắt ngoài 0
1.1.6.2. Hỏi vòng tuần tự:
Nếu 2 ngắt cùng độ ưu tiên xảy ra đồng thời, thì hỏi vòng tuần tự sẽ xác
định cái nào sẽ phục vụ trước theo thứ tự như sau:
Ngắt ngoài 0, timer 0, bên ngoài 1, timer 1, port nối tiếp và timer 2.
Các vectơ ngắt
Ngắt Cờ Địa chỉ vectơ
Reset hệ thống RST 0000H
Bên ngoài 0 IE0 0003H
Timer 0 TF0 000BH
Bên ngoài 1 IE1 0013H
Timer 1 TFI 001BH
Port nối tiếp TI hoặc RI 0023H
1.1.7. TÓM TẮT TẬP LỆNH CỦA 89C51
Các chương trình được cấu tạo từ nhiều lệnh chúng được xây dựng logic,
sự nối tiếp của các lệnh được nghe ra một cách hiệu quả và nhanh.
Tập lệnh họ MSC - 51 được sự kiểm tra của các mode định vị và các lệnh
của chúng có các Opcode 8 bit. Điều này cung cấp khả năng 28 = 256 lệnh được
thi hành. Vì lệnh có 1 hoặc 2 byte bởi dữ liệu hoặc địa chỉ thêm vào Opcode.
Trong toàn bộ các lệnh có 139 lệnh 1 byte, 92 lệnh 2 byte và 24 lệnh 3 byte.
1.1.7.1. Các chế độ định vị địa chỉ (addressing mode):
Các mode định vị là một bộ phận thống nhất của tập lệnh. Chúng cho phép
28
định rõ nguồn hoặc nơi gửi tới của dữ liệu ở các đường khác nhau tùy thuộc vào
trạng thái của người lập trình. 89C51 có 8 mode định vị được dùng như sau:
√ Thanh ghi.
√ Trực tiếp
√ Gián tiếp.
√ Tức thời.
√ Tương đối.
√ Tuyệt dối.
√ Dài
√ Định vị.
1.1.7.2. Tóm tắl tập lệnh của họ MCS - 51:
a. Nhóm lệnh chuyển dữ liệu:
Lệnh Mô tả
MOV A, Rn (A) ← (Rn)
MOV A, @Ri (A) ← ((Ri))
MOV A, #data (A) ← #data
MOV Rn, A (Rn) ← (A) .
MOV Rn, #data (Rn) ← #data
MOV direct, Rn (direct) ← (Rn)
MOV direct, @Ri (direct) ← ((Ri))
MOV direct, #data (direct) ← #data
MOV @Ri, A ((Ri)) ← (A)
MOV @ Ri, direct ((Ri)) ← (direct)
MOV @Ri, #data ((Ri)) ← (data)
MOVX @Ri, A ((Ri)) ← (A)
MOVX @dprt, A ((dptr) ← (A)
PUSH direct (SP) ← (SP) + 1
(SP) ← (direct)
POP direct (direct) ← ((SP))
(SP) ← (SP) - 1
XCH A, Rn (direct) ↔ (Rn)
XCH A, direct (A) ↔ (direct)
29
XCHA, @Ri (A) ↔ ((Ri))
XCHD A, @Ri (A3 - 0) ↔ ((Ri3 - 0))
b. Nhóm lệnh toán học:
Lệnh Mô tả
ADD A, Rn (A) ← (A) + (Rn)
ADD A, direct (A) ← (A) + (direct)
ADD A, @Ri (A) ← (A) + ((Ri))
ADD A, #data (A) ← (A) + #data
SUBB A, Rn (A) ← (A) - (Rn) - (C)
SUBB A, direct (A) ← (A) - (direct) - (C)
SUBB A, @Ri (A) ← (A) - ((Ri)) - (C)
SUBB A, #data (A) ← (A) - #data - (C)
INC A (A) ← (A) + 1
INC Rn (Rn) ← (Rn) + 1
INC drect (direct) ← (direct) +l
INC @Ri ((Ri)) ← ((Ri)) + 1
INC dptr (dptr) ← (dptr) + 1
DEC A (A) ← (A) - 1
DEC Rn (Rn) ← (Rn) - 1
DEC direct (direct) ← (direct) - 1
DEC @Ri ((Ri)) ← ((Ri)) - 1
MUL AB (B15 - 8), (A7 - 0) ← (A) x (B)
DIV AB (A15 - 8), (B7 – 0) ← (A) / (B)
DA A Content of A là BCD
c. Nhóm lệnh logic:
Lệnh Mô tả
ANL A, Rn (A) ← (A) AND (Rn)
ANL A, direct (A) ← (A) AND (direct)
ANL A, @ Ri (A) ← (A) AND ((Ri))
ANL A, #data (A) ← (A) AND #data
ANL derect, A (direct) ← (direct) and (A)
ANL direct, #data (direct) ← (direct) and #data
30
ORL A, Rn (A) ← (A) OR (Rn)
ORL A, direct (A) ← (A) OR (direct)
ORL A, @Ri (A) ← (A) OR ((Ri))
ORL A, #data (A) ← (A) OR #data
ORL direct, A (direct) ← (direct) OR (A)
ORL direct, #data (direct) ← (direct) OR #data
XRL A, Rn (A) ← (A) XOR (Rn)
XRL A, direct (A) ← (A) XOR (direct)
XRL A, @Ri (A) ← (A) XOR ((Ri))
XRL direct, A (direct) ← (direct) XOR (A)
CLR A (A) ← 0
CPL A (A) ← (-A)
SWAP A (A3 - 0) ↔ (A7 - 4)
d. Nhóm lệnh chụvển điều khiển:
Lệnh Mô tả
LJMP addr 16 (PC) ← addr15-0
SJMP rel (PC) ← (PC) + 2ư
(PC) ← (PC) + rel
JMP @ A + dptr (PC) ← (A) + (dptr)
JZ rel (PC) ← (PC) + 2
IF (A) = 0 then
(PC) ← (PC) + rel
JNZ rel (PC) ← (PC) + 2
IF (A) ≠ 0 then
(PC) ← (PC) + rel
JC rel (PC) ← (PC) + 2
IF (C) = 0 then
(PC) ← (PC) + rel
JNC rel (PC) ← (PC) + 2
31
IF (C) ≠ 0 then
(PC) ← (PC) + rel
JB bit, rel (PC) ← (PC) + 3
IF (bit) = 0 then
(PC) ← (PC) + rel
JNB bit, rel (PC) ← (PC) + 3
IF (bit) ≠ 0 then
(PC) ← (PC) + rel
JBC bit, rel (PC) ← (PC) + 3
IF (bit) = 0 then (bit) ← 0
(PC) ← (PC) + rel
CJNE A, direct, rel (PC) ← (PC) + 3
IF (direct) < (A) then
(C) ← 0 and
(PC) ← (PC) + rel
IF (direct) > A then
(C) ← 1 and
(PC) ← (PC) + rel
CJNE A, ≠data, rel (PC) ← (PC) + 3
IF ≠data < (A) then
(C) ← 0 and
(PC) ← (PC) + rel
IF ≠data > A then
(C) ← 1 and
(PC) ← (PC) + rel
DJNZ Rn, rel (PC) ← (PC) + 2
(Rn) ← (Rn) - 1
IF (Ri) ≠ 0 then
32
(PC) ← (PC) + rel
DJNZ direct, rel (PC) ← (PC) + 3
(direct) ← (direct) - 1
IF (direct) ≠ 0 then
(PC) ← (PC) + rel
NOP (PC) ← (PC) + 1
e. Nhóm lệnh xủ lý bit:
Lênh Mô tả
CLRC (C) ← 0
CLR bit (bit) ← 0
SETB C (C) ← 1
SETB bit (bit) ← 1
CPL C (C) ← (C)
CPL bit (bit) ← (bit)
ANLC, bit (C) ← (C) AND (bit)
ANLC, / bit (bit) ← (C) AND (bit)
ORL C, bit (C) ← (C) oR (bit)
ORL C, / bit (bit) ← (C) OR (bit)
MOV C, bit (C) ← (bit)
MOV bit, C (bit) ← (C)
1.2 VI ĐIỀU KHIỂN AT89C55
1.2.1 Đặc trưng
• Tương thích với những sản phẩm MCS®-51
• Bộ nhớ 1 lash 20K Bytes có thể lập trình
• Khả năng; 1000 chu trình ghi / xóa
• Dải điện áp hoạt động : 4V đến 5.5V
• Dải tần số hoạt động: 0 HZ - 33 MHZ
• Bà mức khóa bộ nhớ chương trình
33
• RAM tích hợp 256x8 bit.
• 32 đường điều khiển vào / ra có thể lập trình được
• Ba bộ định thời/bộ đếm 16 bit
• 8 nguồn ngắt
• Vào ra nối tiếp có thể lập trình
• Chế độ nguồn thấp Idle và chế độ nguồn giảm
• Phục hồi ngắt từ chế độ nguồn giảm
• Bộ định thời bảo vệ phần cứng (Watchdog)
1.2.2. Phần mô tả
AT89C55WD là một vi điều khiển 8bit CMOS có công suất nguồn tiêu thụ
thấp, hiệu suất cao Với 20K byte Flash ROM lập trình được và 256 byte RAM.
Thiết bị được sản xuất sử dụng công nghệ bộ nhớ không mất nội dung có độ tích
hợp cao của Atmel và tương thích với tập lệnh và các chân ra của tiêu chuẩn
công nghiệp 80C51 và 80C52. Flast trên chíp này cho phép bộ nhớ chương trình
được người dùng chương trình hóa bằng lập trình bộ nhớ không mất nội dung
quy ước. Bằng việc kết hợp một CPU linh hoạt 8- bít với Flash trên một chíp
đơn thể, Atmel AT89C55WD là một máy vi tính mạnh cung cấp một giải pháp
có hiệu quả về chi phí và rất linh hoạt dối với nhiều ứng dụng diều khiển nhúng.
AT89C55WD có các đặc trưng chuẩn sau đây: 20 K byte Flash, 256 byte
RAM, 32 đường nhập/xuất, ba bộ định thời/bộ đếm 16-bit, sáu vectơ, cấu trúc
ngắt hai mức, một cổng nối tiếp song công hoàn toàn (full-duplex serial), mạch
dao động và tạo xung clock trên chíp. Ngoài ra, AT89C55WD được thiết kế với
lôgic anh cho hoạt đông có tần số giảm xuống 0 và hỗ trợ hai chế độ tiết kiệm
năng lượng được lựa chọn bằng phần mềm. Chế độ nghỉ dừng CPU trong khi
vẫn cho phép RAM, các thiết bị định thời/đếm, cổng nối tiếp và hệ thống ngắt
tiếp tục hoạt động. Chế độ nguồn giảm duy trì nội dung của RAM nhưng không
cho mạch dao động cung cấp xung clock nhằm vô hiệu hóa các hoạt động khác
của chíp cho đến khi có Reset cứng tiếp theo.
Sơ đồ khối
34
Hình 1.17. Cấu trúc bên trong AT89C55WD
35
Hình 1.18. Sơ đồ chân AT89C55WD
Mô tả các chân
Port 1
Port 1 là một port nhập/xuất 8- bit hai chiều có các điện trở kẻo lên bên
trong. Khi các logic 1 được ghi lên các chân của port 1, các chân này được kéo
lên mức cao bởi điện trở kéo lên bên trong và có thể được sử dụng như là các
ngõ vào. Khi làm nhiệm vụ phu nhập các chân của port 1 đang được kéo xuống
mức thấp do tác động bên ngoài sẽ cấp dòng cho các điện trở kéo lên bên trong.
Ngoài ra, P1. 0 và P1. 1 có thể được định cấu hình để là đầu vào đếm ngoài
(P1.0/ T2) là của bộ định thời/đếm 2 và đâu vào trigger ( P1.1/T2EX) của bộ
định thời/đếm 2, theo thứ tự cho trong bảng sau:
Part Pin Alternate Functions
P1.0 T2 (external count input to Timer/Counter 2), clock-out
P1.1 T2EX (Timer/Counter 2 capture/reload trigger and direction control)
Porl 1 cũng nhận byte địa chỉ thấp trong thời gian lập trình cho Flash và
kiểm tra chương trình.
RST: Ngõ vào reset. Mức cao trên chân này trong 2 chu kỳ máy trong khi
bộ dao động hoạt động sẽ reset AT89C55WD. Chân này điều khiển mức cao cho
98 chu kỳ dao động sau khi Watchdog hết giờ. Bit DISRTO trong SFR AUXR
(địa chỉ 8 EH) có thể được dùng để vô hiệu hóa đặc tính này. Trong trạng thái
mặc định của bit DISRTO, RESET HIGHT ở ngoài đặc tính được cho phép.
XTAL1: Ngõ vào đến mạch khuếch đại đảo của mạch dao động và ngõ vào
đến mạch tạo xung clock bên trong chíp.
XTAL2: Ngõ ra từ mạch khuếch đại đảo của mạch dao động .
36
Những thanh ghi chức năng đặc biệt
Chú ý răng không phải tất ca địa chỉ đang được sử dụng, và những địa chỉ
nhàn rỗi có thể không được thực hiện trên chíp. Những truy nhập đọc tới các địa
chỉ này sẽ nói chung trả lại dữ liệu ngẫu nhiên, và những truy nhập ghi không
hiệu quả. Phần mềm người dùng không nên ghi mức logic 1 tới những vùng này,
chúng có thể được dùng cho những sản phẩm trong tương lai xuất hiện các đặc
tính mới. Trong trường hợp đó, các giá trị reset hay không hoạt động luôn = 0.
Thanh ghi định thời 2: Các bộ điều khiển và trạng thái cho bộ định thời 2
được chứa đựng trong các thanh ghi T2CON và T2MOD. Cặp thanh ghi
(RCAP2H, RCAP2L) là các thanh ghi Thu nhận/Nạp lại cho bộ định thời 2
trong chế độ Thu nhận 16- bít hay chế độ Nạp lại tự động 16- bít.
Hình minh họa: 12CON(thanh ghi diều khiển bộ định thời 2)
37
Biểu tượng Chức năng
TF2 Cờ tràn của bộ định thời 2. Cờ này được sét băng phân cứng và
được xóa băng phần mềm. TF2 không thể được sét khi RCLK=l
hoặc ICLK=1
EXF2 Cờ ngoài của bộ định thời 2. Cờ này được sét khi có sự nạp lại hoặc
thu nhận tạo ra bởi chuyển trạng thái trên chân T2EX và EXEN2=l.
Khi ngắt do bộ định thời 2 được phép, EXF2-1 sẽ làm cho CPU trỏ
tới trình phục vụ ngắt định thời. EXF2 phải được xóa bằng phần
mềm.
RCLK Clock thu. Khi được set.port sử dụng các xung tràn của bộ định thời
2 làm clock thu trong các chế độ 1 và 3. RCLK=1 gây ra tràn bộ
định thời 1 để được sử dụng làm clock thu.
TCLK Clock phát. Khi được set port nối tiếp sử dụng các xung tràn của bộ
định thời 2 làm clock phát trong các chế độ 1 và 3. TCLK=0 gây ra
tràn bộ định thời 1 để được sử dụng làm clock phát.
EXEN2 Cờ cho phép ngoài của bộ định thời 2. Khi được sét cờ này cho
phép thu nhận hoặc nạp lại khi có sự chuyên trạng thái trên chân
T2EX nếu bộ định thời 2 hiện không được dùng làm xung clock
cho port nối tiếp.
TR2 Bit cho phép hoặc không cho phép bộ định thời 2 hoạt động. Bit
này diều khiển START/STOP bộ định thời 2. Logic 1 của bit này
khởi động bộ định thời.
C/T2 Chọn chế độ định thời hay đêm cho bộ định thời 2. C/T2=0 cho
định thời bên trong, CT2=1 cho đếm sự kiện bên ngoài.
CP/RL2 Cờ thu nhận/nạp lại. Khi cờ này được set việc thu nhận xảy ra khi
có chuyển trạng thái âm trên chân T2EX nếu EXEN2=1. Khi được
xóa việc tự nạp sẽ lại say ra khi tràn bộ nhớ định thời 2 hoặc có
chuyển 1 trạng thái trên chân T2EX khi EXEN2=1. Khi RCLK
hoặc TCLK=1, bit này được bỏ qua và bộ định thời phải tự nạp lại
khi tràn.
Hình minh họa: T2MOD (thanh ghi điều khiển chế độ bộ định thời 2)
38
Biểu tượng Chức năng
-- Không được cấp, dành cho tương lai
T2OE Bit cho phép đầu ra bộ định thời 2
DCEN Khi thiết lập, bit này cho phứp bộ định thời 2 được định cấu hình
như một bộ đếm Tiến/ Lùi
Các thanh ghi ngắt: Thanh ghi cho phép ngắt IE (Interrupt Enable) làm
cho các bit có thể ngắt riêng rẽ. Trong thanh ghi ưu tiên ngắt IP (Interrupt
Priority) có 2 mức ưu tiên có thể thiết lập cho mỗi trong 6 nguồn ngắt.
Thanh ghi con trỏ dữ liệu kép (Dual Data Pointer Registers): Để tạo điều
kiện thuận lợi cho truy nhập cả bộ dữ liệu trong và ngoài 2 dãy thanh ghi con trỏ
dữ liệu được cung cấp: DP0 ở vùng địa chỉ 82H-83H và DP1 ở 84H-85H. Bit
DPS=0 trong SFR AUXR1 chọn DP0 và DPS=1 chọn DP1. Người sử dụng cần
phải luôn luôn khởi tạo bit DPS tới giá trị thích hợp trước khi truy cập thanh ghi
con trỏ dữ liệu tương ứng.
Cờ tắt nguồn điện (Power Off Flag ): Cờ tắt nguồn điện (POF) được định
vị lại bổ 4 (PCON.4) trong PCON SFR. POF được thiết lập tới "l" trong thời
gian nguồn năng. Nó có thề được thiết lập và thiết lập lại dưới điều khiển phần
mềm và không bị anh hương bởi Reset.
AUXR: Thanh ghi hỗ trợ (Auxilliary Register)
AUXR Địa chỉ = 8EH Giá trị khởi tạo=XXX00XX0B
Not Bit Addressable
- - - WDIDLE DISRTO - - DISALE
Bit 7 6 5 4 3 2 1 0
- Dành riêng cho sự mở rộng trong tương lai
DISALE Cho phép/không cho phép ALE
DISALE Chế độ hoạt động
39
0 ALE được phát hiện ra tại tần số = 1/6 tần số của mạch dao động
1 ALE được hoạt động trong 1 lệnh MOVX hoặc MOVC
DISRTO Cho phép/không cho phép Reset đầu ra
DISRTO Chế độ họat động
0 chân Reset được đặt tới mức cao sau đầu ra định thời WDT
1 Chân Reset chỉ là đầu vào
WDIDLE Cho phép/không cho phép WDT trong chế độ IDLE
WDIDLE Chế độ hoạt động
0 WDT tiếp tục đếm trong chế độ IDLE
1 WDT tạm dừng đếm trong chế độ IDLE
Tổ chức bộ nhớ
Thiết bị MCS-51có không gian bộ nhớ riêng dành cho chương trình và dữ
liệu.
Tối da 64 Kbytes cua bộ nhớ chương trình và dữ liệu ngoài có thể được
định địa chỉ.
Bộ nhớ chương trình
Nếu chân EA được kết nối với GND, tất cả các chương trình định sẵn được
hướng tới bộ nhớ ngoài. Trong AT89C55WD, nếu EA được kết nối tới VCC, các
chương trình tìm nạp từ địa chỉ 0000H đến 4FFFH được hướng tới bộ nhớ trong
và tìm nộp từ địa chỉ 5000H tới FFFFH hướng tới bộ nhớ ngoài.
Bộ nhớ dữ liệu
AT89C55 bổ sung -56 bytes RAM trên chíp, 128 byte cao chiếm giữ 1
không gian địa chi song song tới các thanh ghi chức năng đặc biệt. Có nghĩa là
128 bytes cao có không gian địa chỉ của SFR nhưng không gian vật lý thì tồn tại
riêng so đi không gian SFR.
Khi 1 lệnh truy cập tới 1 vùng nhớ ngoài vượt quá địa chỉ 7FH, chế độ địa
chỉ là được sử dụng trong 1 lệnh chỉ rõ CPU truy cập tới 128 byte cao của không
gian RAM hay SFR. Những lệnh đó sử dụng địa chỉ trực tiếp truy cập không
gian SFR. Ví dụ lệnh định địa chỉ trực tiếp sau truy cập không gian SFR tai vùng
nhớ 0A0H.
Máy 0A0H ≠data
40
Những lệnh đó sử dụng địa chỉ gián tiếp để truy cập tới 128 byte cao của
RAM. Ví dụ, lệnh định địa chỉ gián tiếp sau: tại R0o chứa 0A0H, truy cập tới
byte dữ liệu tai địa chỉ 0A0H, đúng hơn P2 (của địa chỉ 0A0H)
MOV @R0, ≠data
Chú ý rằng các thao tác ngăn xếp là ví dụ của định địa chỉ gián tiếp, vì thế
128 byte cao của RAM dữ liệu có thể dùng như không gian ngăn xếp.
Định thời bảo vệ phần cứng (One-time Enabled with Reset-out)
WDT được mong đợi như 1 phương pháp phục hồi tại vị trí mà CPU quản
lý các upset phần mềm. WDT gồm có 1 bộ đếm 13 bit và WatchDog Timer
Reset (WDTRST) SFR. The WDT được mặc định để vô hiệu hoá từ exiting
reset. Để có WDT, 1 người dùng phải ghi 01EH và 0E1H đúng trình tự tới thanh
ghi WDTRST (vùng 0A6H của SFR). Khi WDT được cho phép, nó sẽ gia tăng
từ số mọi chu trình máy trong khi máy tạo dao động đang chạy. WDT time-out
period phụ thuộc tần số clock ngoài. Không có cách nào để vô hiệu hóa WDT
trừ khi reset hoàn toàn (reset phần cứng hoặc reset tràn WDT) Khi WDT tràn bộ
nhớ, nó sẽ điều khiển một xung ra RESET HIGH tại chân RST.
Sử dụngWDT
Để cho phép WDT, người sử dụng phải ghi 01EH và OE1H trong trình tự
tới thanh ghi WDTRST (SFR vùng 0A6H). Khi WDT được cho phép, người sử
dụng cần phục vụ nó băng cách ghi 01EH và 0E1H tới WDTRST để tránh 1
WDT tràn bộ nhớ. Bộ đếm 13 -bit tràn khi nó tới 8191 (1FFFH), và khi đó sẽ
Reset thiết bị. Khi WDT được cho phép nó sẽ gia tăng mọi chu kì máy trong khi
bộ dao động đang chạy. Điều đó có nghĩa là người sử dụng phải khởi chạy lại
WDT tại tối thiểu mọi 8191 chu kì máy Để khởi chạy lại WDT người sử dụng
phải phải ghi 01EH và 0E1H tới WDTRST. WDTRST là 1 thanh ghi chỉ đọc.
Bộ đếm WDT không thể được đọc hay ghi. Khi WDT tràn bộ nhớ, nó sẽ tạo ra 1
xung RESET đầu ra ở chân RST. Thời hiệu xung Reset là 98xTOSC, tại đó
TOSC=1/FOSC. Để sử dụng WDT tốt nhất, nên phục vụ nó trong những đoạn
mã mà sẽ định kì thực hiện trong khoảng thời gian cần để ngăn 1 Reset WDT.
WDT trong lúc Nguồn giảm và Nghỉ
Trong chế độ nguồn giảm, mạch dao động ngừng, có nghĩa là WDT cũng
ngừng. Khi nguồn giảm người dùng không cần phục vụ WDT. Có 2 cách để
thoát khỏi chế độ nguồn giám: bằng Reset phần cứng hoặc theo 1 mức kích hoạt
ngắt ngoài mà nó làm cho có thể đi vào chế độ nguồn giảm. Khi thoát chế độ
nguồn giảm bằng Reset phần cứng, sự phục vụ WDT cần diễn ra bình thường
41
giống như khi Reset AT89C55WD. Thoát chế độ Nguồn giảm bằng ngắt là 1
cách khác. Ngắt được giữ ở mức thấp đủ dài để mạch dao động ổn định. Khi
ngắt được đẩy lên mức cao, ngắt được phuc vụ. Để ngăn WDT từ Reset thiết bị
trong khi chân ngắt dược giữ ở mức thấp, WDT không được bắt đầu đến tận khi
ngắt được đẩy lên mức cao. Nó được đưa ra để WDT được Reset trong quá trình
phục vụ ngắt cho ngắt được dùng để thoát khỏi chế độ nguồn giảm.
Để đảm bảo WDT không tràn bộ nhớ trong trạng thái thoát chế độ nguồn
giảm, tốt nhất là Resct WDT ngay trước khi vào chế độ nguồn giảm.
Trước khi vào chế độ IDLE, bit WDIDLE trong SFR AUXR được sử dụng
để quyết định WDT có tiếp tục đếm hay không nếu có thể. WDT giữ đếm trong
IDLE (bit WDIDLE =0) giống như trạng thái mặc định. Để ngăn AT89C55WD
khởi động lại WDT trong chế độ IDLE, người sử dụng phải luôn cài đặt một bộ
định thời để định kì thoát khỏi IDLE: phục vụ WDT, và vào lại chế độ IDLE.
Với bit WDIDLE đã cho phép. WDT sẽ dừng đếm trong chế độ IDLE và
phục hôi lại đếm trên kết thúc từ IDLE.
UART: UART trong AT89C55WD vận hành cùng cách với UART trong
AT89C51 và AT89C52.
Bộ định thời 0 và Bộ định thời 1
Bộ định thời 0 và bộ định thời 1 trong AT89C55WD hoạt động giống như
bộ định thời 0 và bộ định thời 1 trong AT89C51 và AT89C52.
Bộ Định Thời 2
Bộ định thời 2 là một bộ Đếm/định thời có thể hoạt động định thời hoặc
đếm một sự kiện. Kiểu hoạt động được chọn bằng bit C/T2 trong SFR T2CON.
Bộ định thời 2 có 3 các độ hoạt động: thu nhận: tự nạp lại, tạo ra tốc độ baud,
tốc độ đếm bằng 1/12 tần số của mạch dao động.
Các chế độ hoạt động của bộ định thời 2
RCLK+TCL CP/RL2 TR2 Chế Độ
0 0 1 Nạp tự động 16-bit
0 1 1 Thu nhân 16-bit
1 X 1 Tạo tốc độ Baud
X X 0 Tắt
Trong chức năng đếm. thanh ghi được tăng một trị số trong đáp ứng chuyển
1 thành 0 trong chân đầu vào bên ngoài hoạt động đúng của nó, T2. Trong chức
năng này đầu vào bên ngoài lấy mẫu trong quá trình S5P2 của mọi chu kì máy.
42
Khi mẫu được đưa lên mức cao ở một chu kì và đạt mức thấp trong chu kì tiếp
theo thì đếm được tăng 1 giá trị. Giá trị đếm mới xuất hiện trong thanh ghi trong
S3P1 của chu kì sau chu kì mà sự chuyển tiếp được phát hiện. Từ 2 chu kì máy
(24 chu kì mạch dao động) được yêu cầu để thừa nhận chuyển tiếp 1 thành 0, tốc
độ đếm tối đa là 1/24 tần số mạch dao động. Đế đảm bảo 1 mức độ nhất định
được lấy mẫu tối thiểu 1 lần trước khi thay đổi, mức độ đó nên được giữ trong
tối thiểu 1 chu kì máy trọn vẹn.
Chế độ Thu nhận (Capture)
Trong chế độ thul nhận, 2 tùy chọn được chọn bởi EXEN2 trong T2CON.
Nếu EXEN2=0 bộ định thời 2 là 1 bộ đếm hay định thời 16-bit thiết lập bit TF2
trong T2CON khi tràn bộ nhớ. Bit đó có thể được dùng để tạo ra 1 ngắt. Nếu
EXEN2=I, bộ định thời 2 thực thi cùng hoạt động ,nhưng chuyển đổi 1 ´ 0 tại
đầu vào ngoài T2EX cũng gây ra giá trị hiện tại TH2 và TL2 để được thu nhận
lần lượt trong RCAP2H và RCAP2L. Ngoài ra, sự chuyển đổi tại T2EX cũng là
nguyên nhân khiến bit EXF2 trongT2CON được thiết lập. Bit EXF2 cũng như
TF2 có thể tạo ra 1 ngắt.
Hình vẽ minh họa:
Chế độ Tự nạp lại (Bộ đếm tiến hoặc lùi )
Bộ định thời 2 có thể được lập trình để đếm tiến hoặc lùi khi đã định cấu
hình trong chế độ tự nạp lại 16-bit.Tính năng này được gọi tới bằng bit DCEN
(Down Cunter Enable) được định vị trong SFR T2MOD. Trong lúc Reset, bit
DCEN được sét tới 0 vì thế bộ định thời 2 sẽ mặc định đếm tiến. Khi DCEN
được set, bộ định thời 2 có thể đếm tiến hoặc lùi, phụ thuộc giá trị của chân
T2EX.
43
Hình vẽ minh họa: DCEN=0
Trên hình vẽ trên ta thấy bộ định thời 2 tự động đếm tiến khi DCEN=0.
Trong chế độ này, 2 tùy chọn được chọn bởi bit EXEN2 trong T2CON. Nếu
EXEN2=0 bộ định thời 2 đếm tăng tới 0FFFFH và sau đó thiết lập bit TF2 khi
tràn bộ nhớ. Tràn bộ nhớ càng khiến các thanh ghi định thời được nạp lại với 16-
bit giá trị trong RCAP2H và RCAP2L. Các giá trị tong RCAP2HVÀ RCAP2L
trong bộ định thời trong chế độ Thu nhận được định sẵn bằng phần mềm. Nếu
EXEN2=1, chế độ nạp lại 16-bit có thể được khởi chạy bằng sự tràn bộ nhớ
hoặc sự chuyển 1 ´ 0 tại đầu vào ngoài T2EX . Sự chuyển đổi đó cùng thiết lập
bit EXF2. Cả 2 bit TF2 và EXF2 đều có thể tạo ra 1 ngắt nêu được phép.
Sự thiết lập bit DCEN(DCEN=1) cho phép bộ định thời 2 đếm tiến hoặc
lùi. Trong chế độ này, chân T2EX điều khiển hướng đếm. T2EX=1, bộ định thời
2 đếm tiến, bộ định thời sẽ tràn tại 0FFFFH và thiết lập bit TF2. Sự tràn bộ nhớ
cũng khiến l6-bit giá trị trong RCAP2H và RCAP2L được nạp lại lần lượt vào
44
trong các thanh ghi định thời TH2 và TL2.
T2EX=0, bộ định thời đếm lùi. Bộ định thời thiếu bộ nhớ khi giá trị lưu trữ
trong TH2 và TL2 bằng giá trị lưu trữ trong RCAP2H và RCAP2L. Thiết lập bit
TF2 và làm cho 0FFFFH được nạp lại vào các thanh ghi định thời.
Bit EXF2 toggles mỗi khi bộ định thời 2 tràn bộ nhớ hoặc thiếu bộ nhớ và
có thể được sử dụng như bit thứ 17. Trong chế độ hoạt động này EXF2 không
làm cờ tràn.
Máy phát tốc độ baud
Bộ định thời 2 được lựa chọn như máy phát tốc độ baud bằng việc thiết lập
TCLK, RCLK trong T2CON. Chú ý rằng tốc độ baud cho truyền và nhận có thể
khác nếu bộ định thời 2 đực dung cho máy nhận hoặc máy truyền và bộ định
thời 1 được dùng cho chức năng khác. Việc thiết lập RCLK, TCLK đặt bộ định
thời 2 vào chế độ máy phát tốc độ baud của nó, chế độ máy phát tốc độ baud
tương tự như chế độ tự nạp lại trong đó 1 rollover trong TF2 làm cho các thanh
ghi bộ định thời 2 được nạp lại với 16 bit giá trị trong các thanh ghi RCAP2H và
RCAP2L, chúng được định sẵn bằng phần mềm tốc độ baud trong các chế độ 1
và 3 được xác định bằng tốc độ tràn bộ nhớ theo phương trình sau:
Tốc độ baud các chế độ 1 và 3 = tốc độ tràn bộ nhớ của bộ định thời 2/16.
Bộ định thời có thể được cấu hình đề hoạt động định thời hoặc đếm. Trong hầu
hết các ứng dụng, nó được cấu hình cho hoạt động định thời. Thông thường, như
1 thiết bị định thời, nó gia tăng mọi chu kì máy (tại 1/12 tần số mạch dao động).
Tuy nhiên như 1 máy phát tốc độ baud, nó gia tăng mọi trạng thái thời gian (tại
1/2 tần số mạch dao động).
Công thức tính tốc độ baud :
(Chế độ 1 và 3/tốc độ baud) =
(Tần số mạch dao động/32x[65536-(RCAP2H,RCAP2L)])
Trong đó (RCAP2H, RCAP2L) là nội dung của RCAP2H và RCAP2L
được lấy bằng 1 số nguyên không dấu 16 bit.
Bộ định thời 2 trong chế độ 1 máy phát tốc độ bằng được minh họa bằng
hình 1191 tính minh họa này chỉ đúng nếu RCLK hoặc TCLK=1 trong T2CON.
Chú ý rằng 1 rollover trong TH2 không thiết lập TF2 và sẽ không tạo ra ngắt.
Cũng lưu ý rằng nếu EXEN2 được thiết lập, một chuyển đổi 1 ´ 0 trong T2EX
sẽ thiết lập EXF2 nhưng không nạp lại từ (RCAP2H, RCAP2L) tới (TH2, THL).
Như vậy khi bộ định thời được sử dụng trong chế độ máy phát tốc độ baud.
45
T2EX có thể được dung như một ngắt ngoài.
Hình 1. 19. Bộ định thời 2 trong chế độ máy phát tốc độ baud
Chú ý rằng khi bộ định thời 2 đang chạy (TR2 = 1) như một bộ định thời
trong chế độ tạo tác độ baud, TH2 hoặc TL2 không được đọc từ hoặc ghi tới bộ
định thời 2. Dưới những điều kiện đó, bộ định thời gia tăng mọi trạng thái thời
gian, và kết quả của việc đọc hay ghi không thể chính xác. Thanh ghi RCAP2 có
thể đọc nhưng không thể ghi, hội vì việc ghi có thê chồng lên việc nạp lại gây ra
các lỗi nạp lại, ghi. Bộ định thời phải được tắt trước khi truy cập bộ định thời 2
hoặc các thanh ghi RCAP2.
Programmable Clock Out
Một xung clock chu kì nhiệm vụ 50% có thể được lập trình đi ra trên P1.0,
như được chỉ ra trên hình 14-1. Chân này thêm vào để trở thành một chân
nhập/xuất thông thường. Có hai chức năng xen kẽ nhau. Nó có thể được lập
trình tới đầu vào của xung chích ngoài cho bộ đếm/định thời 2 hoặc tới đầu ra
của xung clock chu kì nhiệm vụ 50% trong dải từ 61 Hz đến 4MHz cho tần số
hoạt động là 16MHz.
Để định cấu hình bộ đếm/định thời 2như là máy tạo xung clock, bit C/T2
(T2CON.1) phải được xoá và bit T2OE (T2MOD.l) phải được thiết lập. Bit TR2
(T2CON.2) bắt dầu và dừng bộ định thời.
Tần số xung nhịp ra phụ thuộc tần số mạch dao động và giá trị nạp lại của
các thanh ghi thu nhận của bộ định thời 2 (RCAP2H, RCAP2L) được tính theo
phương trình sau:
Tần số xung nhịp ra = Tần số mạch dao động/{4x[65536-
46
(RCAP2H,RCAP2L)]}
Trong chế độ xung nhịp ra, bộ định thời 2 roll-overs sẽ không tạo ra ngắt.
Phương thức của chế độ này tương tự khi bộ định thời 2 được sử dụng như một
máy phát tốc độ baud. Có thề đồng thời sử dụng bộ định thời 2 như một máy
phát tốc độ baud và một máy phát xung clock. Tuy nhiên chú ý rằng các tần số
tốc độ baud và xung clock ra không thề xác định độc lập từ một thiết bị khác,
chúng sử dụng cả RCAP2H và RCAP2L.
Hình minh hoạ: Bộ định thời 2 trong chế độ xung nhịp ra
Ngắt
AT89C55WD có tất cả 6 vector : 2 ngắt ngoài (INT0, INT1), 3 ngắt định
thời (bộ định thời 0, 1 và 2 ) và 3 ngắt cổng nối tiếp . Những ngắt này được chỉ
ra trong hình minh họa.
Bảng thanh ghi cho phép ngắt(IE)
EA _ ET2 ES ET1 EX1 ET0 EX0
Bit cho phép = 1 cho phép ngắt
Bit cho phép = 0 vô hiệu hóa ngắt
Mỗi nguồn ngắt có thể được cho phép hoặc không cho phép riêng lẻ bằng
cách thiết lập hoặc xoá một bộ trong thanh ghi, chức năng đặc biệt IE. IE cũng
chứa một bit vô hiệu hóa chung, EA, nó vô hiệu hoá tất cả các ngắt trước đó.
Chú y rằng bảng 5 chỉ ra rằng bit vị trí IE6 được bổ sung. Phần mềm người dùng
không nên ghi ‘1’ tới bit vị trí đó, nó có thể được sử dụng trong các sản phẩm
AT89 tương lai.
47
Biểu tượng Vị trí Chức năng
EA IE.7 Vô hiệu hóa mọi ngắt. Nếu EA=0, không có ngắt
nào được thừa nhận. Nếu EA=1, mỗi nguồn ngắt
cho phép hay vô hiệu hóa bằng cách thiết lập hoặc
xóa bit cho phép của nó.
IE.6 Dự trữ
ET2 IE.5 Bit cho phép ngắt bộ định thời 2
ES IE.4 Bit cho phép ngắt port nối tiếp
ET1 IE.3 Bit cho phép ngắt bộ định thời 1
EX1 IE.2 Bit cho phép ngắt ngoài
ET0 IE.1 Bit cho phép ngắt bộ định thời 0
EX0 IE.0 Bên ngoài gián đoạn 0 mẩu có thể
Ngắt bộ định thời 2 được tạo bởi vùng OR của các bit của TF2 và EXF2
trong thanh ghi T2CON. Không cờ nào được xoá bằng phần cứng khi sự phục
vụ thường lệ được vector hoá. Trong thực tế, sự phục vụ thường lệ có thể phải
xác định TF2 hay EXF2 tạo ra ngắt đó và bit đó phải được xóa trong phần mềm.
Các cờ TF0, TF1 của bộ định thời 0 và bộ định thời 1 được thiết lập tại S5F2
của chu kì mà các bộ định thời tàn bộ nhớ. Các giá trị này được làm tròn bằng
mạch bên trong chu kì tiếp theo. Tuy nhiên, cờ TF2 của bộ định thời 2 lại được
thiết lập tại S2P2 và được làm tròn trong cùng chu kì với chu kì bộ định thời
tràn.
Các đặc tính của mạch dao động
XTAL1 và XTAL2 lần lượt là đầu vào và đầu ra của 1 bộ khuếch đại đảo
được cấu hình làm mạch dao động trên chíp. Hoặc 1 tinh thể thạch anh hoặc
mạch cộng hưởng gốm được sử dụng. Để điều khiển thiết bị này từ 1 nguồn
xung clock bên ngoài, XTAL2 được thả nổi (không kết nối) trong khi XTAL1
được điều khiển. Không có yêu cầu nào về chu kì nhiệm vụ của tín hiệu xung
clock bên ngoài, vì để đầu vào này đến được mạch tạo xung clock bên trong
chíp phải đi qua 1 flip-flop chia-2, nhưng các chi tiết kỹ thuật về thời gian mức
cao và mức thấp, điện áp cực tiểu và cực đại phải được xem xét.
Chế độ nghỉ
Trong chế độ nghỉ, CPU đặt chính nó vào trạng thái ngủ trong khi tất cả các
48
ngoại vi bên trong chíp vẫn tích cực. Chế độ này được điều khiển bởi phần
mềm. Nội dung của RAM trên chíp và của tất cả các thanh ghi chức năng đặc
biệt vẫn không đổi trong thời gian tồn tại chế độ này. Chế độ nghỉ được kết thúc
bởi 1 ngắt bất kì nào dược phép hoặc bằng Reset cứng.
Ta cần lưu ý rằng khi chế độ nghỉ được kết thúc bởi 1 reset cứng, chíp vi
điều khiển sẽ tiếp tục bình thường việc thực thi chương trình từ nơi chương trình
bị tạm dừng trong vòng 2 chu kì thấy trước khi giải thuật reset mềm nắm quyền
điều khiển. Ở chế độ nghi. phần cứng trên chíp cấm truy xuất RAM nội dung
nhưng cho phép truy xuất các chân của các port. Để tránh khả năng có 1 thao tác
ghi không mong muốn đến 1 chân port khi chế độ nghỉ kết thúc bằng reset, lệnh
tiếp theo lệnh yêu cầu chế độ nghỉ không nên là lệnh ghi đến chân port hoặc đến
bộ nhớ ngoài.
Chế độ nguồn giảm
Trong chế độ nguồn giảm, mạch dao động ngừng hoạt động và lệnh yêu
cầu chế độ nguồn giảm là lệnh sau cùng được thực thi. RAM trên chíp và các
thanh ghi chức năng đặc biệt vẫn duy trì giá trị của chúng cho đến khi chế độ
nguồn giảm kết thúc. Ra khỏi chế độ nguồn giảm bằng reset cứng hoặc bằng 1
ngắt được phép. Reset xác định tại các thanh ghi chức năng đặc biệt nhưng
không thay đổi RAM trên chíp.Việc reset không nên xảy ra trước khi Vcc được
khôi phục lại mức điện áp bình thường và phải kéo dài trạng thái tích cực của
chân reset đủ lâu để cho phép mạch dao động hoạt động trở lại và đạt trạng thái
ổn định .
Bảng trạng thái của các chân ngoài trong chế độ nguồn giảm, chế độ nghỉ
Chế độ Bộ nhớ chương
trình
ALE PSEN PORT0 PORT1 PORT2 PORT3
Nghỉ Bên trong 1 Dữ liệu Dữ liệu Dữ liệu Dữ liệu
Nghỉ Bên ngoài 1 1 Thả nôi Dữ liệu Địa chỉ Dữ liệu
Nguồn giảm Bên trong 0 0 Dữ liệu Dữ liệu Dữ liệu Dữ liệu
Nguồn giảm Bên ngoài 0 0 Thả nối Dữ liệu Dữ liệu Dữ liệu
49
1.3 VI ĐIỀU KHIỂN AT89C54/58
1.3.1 Mô tả
SST89C54 và SST89C58 là thuộc họ FlashFlex51 vi mạch điều khiển 8-
bit. SST89C54/58 cùng tập lệnh mạnh và sử dụng cùng kiểu kiến trúc, thích hợp
với tiêu chuẩn thiết bị vi điều khiển 8xC5x.
SST89C54/58 có 20/36 KB của bộ nhớ chương trình EEPROM trong chíp
tích hợp. Phân chính của khối SupperFlash 0 chiếm 16/32 KB không gian nhớ
chương trình bên trong và khối SupperFlash chiếm giữ 4 KB của SST89C54/58
trong không gian như chương trình bên trong. 4kbyte của khối SuperFlash thứ
hai có thể được sắp xếp ở vị trí cao hay thấp 64 KByte: nó có thể cũng được ẩn
dưới bộ đếm chương trình và sử dựng dữ liệu như một EEPROM độc lập. Khối
bộ nhớ Flash có thể được lập trình qua một tiêu chuẩn 87C5x OTP EPROM phù
hợp với một bộ tiếp hợp đặc biệt và vi chương trình cho những thiết bị
SST89C54/58.
50
1.3.2.Tổ chức bộ nhớ
SST89C54/58 có vùng địa chỉ riêng biệt cho bộ nhớ chương trình dữ liệu.
Bộ nhớ chương trình
Có hai khối bộ nhớ truy cập nhanh bên trong SST89C54/58. Khối bộ nhớ
block 0 có 16/32 Kbyte và chiếm giữ vùng địa chỉ 0000H đến 3FFFH/7FFFH.
Khối bộ nhớ truy cập nhanh thứ hai là Bock 1 có 4 Kbyte và chiếm giữ vùng địa
chỉ F000H tới FFFFH.
16/32 KB khối nhớ truy cập nhanh được tổ chức như 128/256 Sector được
đanh địa chỉ nhờ 4 bộ địa chỉ từ A15 đến A17, mỗi sector gồm 128 Byte, 4KB
khối nhớ thứ 2 được chia thành các Sector mỗi sector có 64 byte.
Khi cho phép thao tác mã bên trong (EA#=l), 16/32 khối nhớ truy cập
nhanh đầu tiên luôn hiện ở máy đếm chương trình mã lệnh. Hình 1.23 cho thấy
sự tổ chức bộ nhớ chương trình cho SST89C54/58
Hình 1.23. Tổ chức chương trình bộ nhớ SST89C54/58
51
Khi cho phép thao tác mã bên trong(EA#=l), khối bộ nhớ 4kbyte thứ 2 truy
cập nhanh cho mã lệnh, khối bộ nhớ thứ 2 luôn luôn có thể tiếp cận những thanh
ghi của hòm thư: SFCM, SFCF, SFAL, SFAH, SFDT và SFST. Khi nào bit 7
của cấu hình hòm thư SupperFlash (SFCF[7]). SFR định địa chỉ B1H, khối
4kbyte sẽ hiện rõ ở bộ đếm chương trình.
Sắp xếp bộ nhớ
SST89C54/58 cho phép sắp xếp một cách đặc biệt, người sử dụng có thể
sắp xếp bộ nhớ Flash vào bên trong các rãnh từ, vì thế có thể ngăn chặn Block 0
của bộ nhớ Flash đã được chương trình hoá. Từ đó có thể ngăn chặn Block 0
chiếm giữ vùng địa chỉ chương trinh bên phải cua 8051 tại vị trí các vector ngắt
cư trú, những vector ngắt đó sẽ không sẵn có khi Block 0 đang được chương
trình hóa.
SST89C54/58 cung cấp 4 tuỳ chọn của sự sắp xếp bộ nhớ. Khi nào 4kbyte
ở mức thấp được ánh xạ, bất kì sự truy nhập chương trình bên trong, địa chỉ
logic sẽ bị hạn chế từ 0000H đến 0FFFH sẽ có 4 giá trị lớn nhất của địa chỉ
thành bit ‘1’, một lần nữa sự truy cập lại được gửi tới F000H - FFFFH. Block 1
cũng có thể truy cập đến F000H - FFFFH. Hình 7 và 8 biểu diễn sự sắp xếp lại
tổ chức bộ nhớ chương trình của SST89C54/58.
52
Hình 1.24. SST89C54/58 Tổ chức lại bộ nhớ Hình 1.25. SST89C54/58 sắp xếp lại
chương trình chương trình tổ chức bộ nhớ
Bộ nhớ dữ liệu
SST89C54/58 có 256x8 bit của bộ nhớ RAM và 64kbyte dữ liệu bộ nhớ
ngoài
Hình 1.26. Tổ chức ô nhớ trong thanh ghi chức năng của Flashnex51
Thanh ghi chức năng đặc biệt của SST89C54/58
Bảng 3.4: CPU related SFRs
53
Kí
hiệu
Mô tả Chỉ
dẫn
địa
chỉ
Địa chỉ bit, kí hiệu hoặc thay thế chuyển hàm Khởi tạo
giá trị
LSB
ACC* Bình
ắc quy
E0H ACC[7:0] 00H
B* Đăng
kí B
F0H B[7:0] 00H
PSW* Từ tình
trạng
chương
trình
D0H CY AC F0 RS1 RS0 OV F1 P 00H
SP Ngăn
xếp
con trỏ
81H SP[7:0] 07H
DPL Điểm
dữ liệu
thấp
82H DLP[7:0] 00H
DPH Điểm
dữ liệu
cao 0
83H DHP[7:0] 00H
IE* Cho
phép
ngắt
A8H EA - ET2 ES0 ET1 EX1 ET0 EX0 40H
IP* Ưu
tiên
ngắt
B8H - - PT2 PS PT1 PX1 PT0 PX0 xx000000
b
PCON Điều
khiển
nguồn
87H SM
OD
- - - GF
1
GF0 PD IDL 0xxx0000
b
Bảng 3B: Lập trình bộ nhớ Flash SFRS
54
Kí
hiệu
Mô
tả
Chỉ
dẫn
địa
chỉ
Địa chỉ bit, kí hiệu hoặc thay thế chuyển hàm Khởi tạo
giá trị LSB
SFST Tình
trạng
Super
Flash
B6H SECD - Busy Flash_busy - - xxx00000B
SFCF Cấu
hình
Super
Flash
B2H VIS IAPEN - - - - MAP_EN 000000xxB
SFCF Lệnh
Super
Flash
B2H FIE FCM 00H
SFCM Dư
liệu
Super
Flash
B5H Thanh ghi dữ liệu SuperFlash 00H
SFAL Địa
chỉ
thấp
Super
Flash
B3H SuperFlash sắp đặt thanh ghi địa chỉ thấp
từ A7-A0(SFAL)
00H
SFAH Địa
chỉ
cao
Super
Flash
B4H SuperFlash sắp đặt thanh ghi địa chỉ cao
từ A15-A8(SFAH)
00H
Thanh ghi trạng thái SuperFlash (SFST) (Thanh ghi chỉ đọc)
7 6 5 4 3 2 1 0 Vị trí
0B6H SECD2 SECD1 SECD0 - Busy Flash_busy - -
55
Kí hiệu Chức năng
SECD2 Kiểm tra bit 1
SECD1 Kiểm tra bit 2
SECD0 Kiểm tra bit 3
Chuyển tới bảng 8 cho tuỳ chọn kiểm tra khóa
Busy Truyền loạt chương trình hoàn thành kiểm soát vòng bit
1 : Thiết bị bận với thao tác flash
0: Thiết bị sẵn sàng cho thao truyền loạt chương trình tiếp theo
Flash_busy Hoàn thành thao tác kiềm tra Flash
1: Thiết bị bận với thao tác flash
0: Thiết bị hoàn thành các lệnh cuối cùng, bao gồm cả truyền
loạt chương trình
Thanh ghi lệnh SuperFlash (SFCM)
7 6 5 4 3 2 1 0 Vị trí
0B2H FIE FCM6 FCM5 FCM4 FCM3 FCM2 FCM1 FCM0
Kí hiệu Chức năng
FIE Flash cho phép ngắt
1 : INT1 # hoàn thành thao tác gán tín hiệu IAP
INT1 # không cho phép ngắt ngoài
0 : INT1 # không gán
FCM[6:0] Flash thao tác lệnh
000-0001B chíp xoá
000 - 0110B truyền loạt chương trình
000 - 1011B xoá rãnh từ
000 - 1100B Kiểm tra byte
56
000 - 1101B Xoá khối
000 - 1110B Byte chương trình
tất cả các sự kết hơp khác không được thực hiện, và dự
trữ cho sử dụng trong tương lai.
Thanh ghi dữ liệu SuperFlash (SFDT)
7 6 5 4 3 2 1 0 Vị trí
0B5H Thanh ghi dữ liệu SuperFlash
Thanh ghi địa chỉ SuperFlash (SFAL)
7 6 5 4 3 2 1 0 Vị trí
0B3H Thanh ghi địa chỉ thấp SuperFlash
Thanh ghi địa chỉ SuperFlash (SFAH)
7 6 5 4 3 2 1 0 Vị trí
0B4H Thanh ghi địa chỉ cao SuperFlash
Bảng 3C: thiết bị bấm giờ SFRs
WDTC Điều
khiển
thiết bị
bấm
giờ
C0H - - - - WDRE WDTS WDT SWDT X0H
WDTH Thiết bị
bấm
giờ dữ
liệu/nạp
lại
86H WDRL 00H
57
1.4 VI ĐIỀU KHIỂN AT89C2051
1.4.1 Đặc trưng của AT89C2051
• Tương thích với sản phẩm họ MCS-51 .
• Chiếm 2k bytes của bộ nhớ flash.
• Hệ thống hoạt động trong nguồn điện 2,7v đến 6v.
• Thao tác trong miền tĩnh tấn số:0HZ tới 24MHZ.
• Có hai mức đế xoá chương trình.
• l28bytes RAM.
• Có 15 đường xuất nhập.
• Có 2 bộ định thời timer/counter chiếm l6bit.
• 6 nguồn ngắt.
• kênh UART dùng dê lập trình tuần tự.
• LED thiết bị dẫn tín hiệu ra trục tiếp.
• Trong bộ nhớ có chứa thước so sánh tín hiệu tương tụ
1.4.2 Mô tả
AT89C2051 là một hệ vi tính 8bit đơn chíp CMOS có hiệu xuất cao. Công
xuất nguồn tiêu thụ thấp và có 2 k bytes bộ nhớ ROM FLASH có thể xoá/1ập
trình được. Chíp này sân xuất dựa vào công nghệ bộ nhớ không mất nội dung có
58
độ tích hợp cao của ATMEL.
AT89C2051 cũng thích hợp với các lệnh và các chân ra của chuẩn công
nghiệp MCS-51 flash trên chíp cho phép bộ nhớ chương trình được lập trình lập
lại trên hệ thống hoặc bằng bộ lập bộ nhớ không mất nội dung qui ước. Bằng
cách kết hợp CPU linh hoạt 8 bit với flash trên một chíp mạnh đáp ứng cho
những ứng dụng điều khiển. AT89C2051 thiết kế với logic tĩnh cho hoạt động
có tần số giảm xuống 0 và hỗ trợ hai chế độ tiết kiệm năng lượng. Nó có các chế
độ như chế độ nghỉ dừng CPU trong khi vẫn cho phép RAM, các bộ định
thời/đếm, port nối tiếp và hệ thống ngắt tiếp tục hoạt động.
Chế độ nguồn giảm duy trì nội dung trong RAM không cho mạch dao động
cứng cấp xung clock nhằm vô hiệu hoá
Các hoạt động khác của chíp cho đến khi có reset phần cứng tiếp theo.
Cấu hình chân ra AT89C2051:
59
Các file đính kèm theo tài liệu này:
- vixuly_1_8404.pdf