Đề tài Phân tích và mô phỏng hệ thống ADSL

Điện thoại được nhà khoa học người Mỹ Alexander Graham Bell phát minh từ năm 1876. Tuy nhiên, phải khoảng từ năm 1890 mạng điện thoại mới bắt đầu được triển khai tương đối rộng rãi. Cùng với sự xuất hiện của mạng thoại công cộng PSTN là sự đột phá của các phương tiện thông tin liên lạc thời bấy giờ. Như vậy, có thể coi mạng truy nhập ra đời vào khoảng năm 1890. Trong suốt nhiều thập kỷ đầu thế kỷ 20 mạng truy nhập không có sự thay đổi đáng kể nào, mặc dù mạng chuyển mạch đã thực hiện bước tiến dài từ tổng đài nhân công đến các tổng đài cơ điện và tổng đài điện tử. CHƯƠNG I : MẠNG TRUY NHẬP CHƯƠNG II : NHIỄU CHƯƠNG III : CÔNG NGHỆ ADSL . CHƯƠNG IV : CẤU TRÚC CỦA CHƯƠNG TRÌNH MÔ PHỎNG HỆ THỐNG ADSL CHƯƠNG V : THỰC TẾ TRIỂN KHAI ADSL TẠI VIỆT NAM CHƯƠNG VI : THAM KHẢO KẾT LUẬN TÀI LIỆU THAM KHẢO

pdf86 trang | Chia sẻ: tlsuongmuoi | Lượt xem: 2841 | Lượt tải: 2download
Bạn đang xem trước 20 trang tài liệu Đề tài Phân tích và mô phỏng hệ thống ADSL, để xem tài liệu hoàn chỉnh bạn click vào nút DOWNLOAD ở trên
lỗi được phát hiện, sử dụng tại chức năng bảo dưỡng mức độ cao hơn để chẩn đoán hoặc thiếp lập lại đường truyền DSL. Các mã kiểm tra CRC này nằm ngoài mã hóa RS và do vậy phát hiện các lỗi không được hiệu chỉnh bởi mã RS. Mã kiểm tra CRC ở mức bit dựa trên các mã nhị phân tuần hoàn, chuỗi các bytes bản tin được xử lý như là một chuỗi bit và đa thức nhị phân được lập để biểu diễn bản tin như sau: m(Z) = m0Zk-1 + m1Zk-2 +…..+ mk-1 thông thường r = 8,12,16 bit (1Æ2 bytes ) được thêm vào bản tin dạng đa thức kiểm tra nhị phân c(Z) = c0Zr-1 + c1Zr-2 +.... + cr-2*Z + cr-1 bằng phép cộng nhị phân m(Z)*Z(r) + c(Z) Đa thức kiểm tra được xác định là phần dư của phép chia m(Z) cho g(Z), là đa thức nhị phân mô tả mã CRC : c(Z) = m(Z) mod g(Z) Ở đầu thu phép chia được lặp lại và các phần dư sẽ được so sánh. Nếu các phần dư không khớp, xung đột CRC được thông báo, và chắc chắn là lỗi xảy ra trên đường truyền. Chỉ có một số mẫu lỗi rất đặc biệt trong kênh truyền làm cho có cùng số dư, và tạo ra các lỗi không phát hiện được. Các mẫu đặc biệt này tương ứng với các từ mã dạng mã tuần hoàn nhị phân. Bit đầu tiên được truyền là m0 và các bit thông tin tiếp theo tới mk-1, sau đó là các bit kiểm tra. Các phần tử trễ ban đầu được đặt bằng không và chứa phần dư / các bit kiểm tra sau khi K bit thông tin được chuyển qua mạch. Một mạch giống hệt như vậy ở đầu thu kiểm tra phần dư theo các bit kiểm tra đầu ra của bộ tách ADSL. Để xác định xác suất xảy ra các lỗi bị bộ kiểm tra CRC bỏ qua, cần chú ý : 1. Tất cả các lỗi bit đơn đều được phát hiện vì đa thức lỗi với một số đơn không thể chia hết cho g(Z). 2. Tất cả các lỗi bit kép đều được phát hiện (bởi vì g(Z) có một hệ số là đa thức nguyên thủy, hệ số không thể chia thành đa thức hai số hạng bất kỳ trừ các lỗi được cách bởi 2r-1-1 bit, nó nhằm ở giới hạn trên của chiều dài đa thức thông tin mà thực tế không thể vượt qua được ). 3. Tất cả các số lẻ lỗi bit được phát hiện (vì hệ số 1+Z trong g(D)g(Z) không chia hết đa thức lỗi bất kỳ với số lẻ 1 trong nó.) trong trường hợp trạng thái ổn định của ADSL, điều này không được bảo đảm. Phân tích và mô phỏng hệ thống ADSL - 55 - 4. Các lỗi với chiều dài nhỏ hơn hoặc bằng r (vì phần dư sau khi chia sẽ là bội số của g(Z) trừ khi nó cùng bậc) 5. Phần lớn các lỗi xung dài hơn Rõ ràng là các kiểm tra CRC sẽ xác định nhanh chóng ADSL, nhưng không thể chỉ dựa vào CRC để đảm bảo là tất cả dữ liệu luôn được truyền đúng. Do đó các sự cố CRC thường được báo về cho thiết bị bảo dưỡng cho ADSL để thực hiện sửa chữa hoặc thay thế thiết bị ADSL nếu nhận được vài lỗi. ADSL sử dụng kiểm tra CRC 8 bit 4.2.2 NGẪU NHIÊN HOÁ (SCRAMBLER) Hình IV.11 (Theo thứ tự từ trên xuống)Đồ thị (1):Dạng sóng ban đầu; Đồ thị(2):Dạng sóng sau khi ngẫu nhiên hoá; Đồ thị(3):Dạng sóng sau khi được giải ngẫu nhiên hoá. Các bộ tạo ngẫu nhiên trong truyền dẫn số được sử dụng với mục đích làm ngẫu nhiên hoá dòng bit đầu vào .Vì các chuỗi toàn số 0 hoặc số 1 có thể xuất hiện trong Phân tích và mô phỏng hệ thống ADSL - 56 - truyền số liệu thực tế thường xuyên hơn các chuỗi khác(điều này trái với các giả thiết về bản tin được truyền độc lập sử dụng trong các DSL nói chung),người ta mong muốn hạn chế các tình huống này . Các bộ tạo ngẫu nhiên biến đổi các bit đầu vào thành tập hợp các bit tương đương thật sự là các bit độc lập trên thực tế. Các bộ cân bằng , bộ triệt tiếng vọng , các phương pháp hoán đổi bit , phương pháp nhận dạng kênh đều có lợi nếu sử dụng bộ tạo ngẫu nhiên. Ý tưởng cơ bản là sắp xếp chuỗi các bit đầu vào thành tập hợp các bit ngẫu nhiên thông qua bộ tạo ngẫu nhiên sau đó sắp xếp lại các bit ở đầu thu . Tất cả các DSL đều sử dụng bộ giả ngẫu nhiên tự đồng bộ . Chiều lên và xuống của ASDL sử dụng bộ giả ngẫu nhiên tự đồng bộ 23 bit. Hinh IV.12 Bộ giả ngẫu nhiên tự đồng bộ 23 bit SCRAMBLER: Chuỗi bit nhị phân được ngẫu nhiên bằng cách sử dụng thuật toán sau: dn = Dn ⊕ dn-18 ⊕ dn-23 Với Dn : là đầu vào thứ n vào bộ ngẫu nhiên dn: đầu ra thứ n của bộ ngẫu nhiên . Phân tích và mô phỏng hệ thống ADSL - 57 - 4.2.3 FEC (FORWARD ERROR CODING): Hình IV.13 (Theo thứ tự từ trên xuống)Đồ thị(1):Dạng sóng ban đầu; Đồ thị(2):Dạng sóng sau khi giải mã RS; Đồ thị(3):Dạng sóng sau khi mã hóa RS. 4.2.3.1 Mà RS(N,K) (Reed_Solomon) : Mã BCH là mã khối vòng tuyến tính cho phép sửa nhiều lỗi. Mã RS là 1 lớp con không nhị phân đặc biệt, đạt được mã có kích thước lớn nhất với khoảng cách nhỏ nhất. Đối với mã không nhị phân, ta có thể xác định khoảng cách giữa 2 codeword là số kí hiệu không nhị phân khác nhau giữa chúng. Mã RS được chỉ rõ là mã RS (n,k),với n là số ký hiệu /block tại ngõ ra bộ mã hoá, k là số ký hiệu thông tin tại đầu vào bộ mã hoá, n-k= 2t là số ký hiệu parity mà bộ mã Phân tích và mô phỏng hệ thống ADSL - 58 - hoá cộng thêm cho mỗi khối, t=(n-k)/2 là số lỗi ký hiệu sai tối đa mà mã RS có thể sửa tại mỗi khối và khoảng cách nhỏ nhất dMIN= n – k +1. Mã RS là mã đại số mà những đa thức thông qua trường GF(2m) mô tả thông tin được mã hoá và codeword đã được mã hóa. Những thông tin vào và ra bao gồm những ký hiệu là thành phần của GF(2m)(0,1,α , α 2,và những thông số khác).Những ký hiệu này được sắp xếp như là hệ số của đa thức và số mũ của biến X chỉ thứ tự mà bộ mã hoá và bộ giải mã nhận và xuất ra những ký hiệu liên quan. 4.2.3.2 Mà HÓA RS(n,k): Phương trình chính để xác định hoạt động mã hoá hệ thống cho Mã RS là: c(X)=i(X)Xn-k + [i(X)Xn-k] mod g(X) (1) với c(X): đa thức bậc n, i(X) là đa thức thông tin bậc k-1, i(X)Xn-k mod g(X) là đathức parity bậc n-k-1,và g(X) là đa thức chung bậc n-k. Mã hoá hệ thống có nghĩa là sau khi mã hoá, code word nhận được có các ký hiệu thông tin nguyên thuỷ được chèn tại các hệ số thứ tự cao hơn của codewords và sau đó chọn ký hiệu parity để tạo ra một codeword hợp lệ c(X). Trong trường hợp tổng quát, đa thức g(X) cho mã RS (n,k) là : ))...()(()( 121 −++ −−−= tjjj XXXXg ααα Nếu như j = 1: g(X) = gn-kXn-k + gn-k-1Xn-k-1 +...+ g2X2 + g1X + g0 Ta có thể chọn bất cứ giá trị nguyên nào cho j, tuy nhiên thường ta chọn j = 1 vì đôi lúc ta có thể giảm được chi phí phần cứng. Chú ý rằng tất cả các đa thức ở trên bao gồm cả g(X) là đa thức trong trường GF(2m). Để có thể hình dung được phần cứng mà thực hiện phương trình (1), ta phải hiểu cách hoạt động của i(X)Xn-k và i(X)Xn-k modg(X). Như đã đề cập trước cho mã hóa hệ thống, ta thay những ký hiệu thông tin bằng những hệ số có số mũ cao hơn. Vì thế i(X)Xn-k có nghĩa là ta phải dịch các ký hiệu thông tin nhằm đạt được hàm mũ cao hơn của X, từ n-1 xuống n-k. Ta điền vào những vị trí còn lại từ mũ n-k-1 đến 0 bằng zeros Phân tích và mô phỏng hệ thống ADSL - 59 - Ví dụ như : ta có 632)( ααα ++= XXXi nhân phương trình trên với X4 ta được : 0000)( 23465364 ++++++= XXXXXXXXi ααα phần hai của phương trình (1), i(X)Xn-k mod g(X) , là phần còn lại khi ta chia đa thức i(X)Xn-k cho g(X). Vì thế ta phải thiết kế mạch có hai chức năng : chia và dịch đến số mũ cao hơn của X. Những thanh ghi dịch hồi tiếp tuyến tính cho phép ta dễ dàng thực hiện hai phép toán trên. Hình 2 là sơ đồ chung của mã hóa RS (n,k). Nhiệm vụ chung của thiết kế là thực hiện mạch nhân và cộng GF(2m) , nhớ rằng ta có thể cộng hai thành phần của trường GF(2m) bằng cách cộng Modulo 2 những ký hiệu hiệu nhị phân của chúng , điều này tương tự như cộng xor vì vậy bộ cộng của ta đơn giản chỉ gồm những cổng xor. Ví dụ một bộ cộng GF(24) cần 4 cổng xor (có hai đầu vào ) để cộng hai tín hiệu của trường tín hiệu GF(24). Ta có thể dể dàng định vị các phương trình cho hoạt động của xor vào cấu trúc LUT (look_up_table) của FPGA. * Ta có thể hiểu đơn giản hơn như sau : Mã hoá RS được thực hiện nhằm cho việc sửa lỗi ở đầu thu.Mã hoá RS gắn R bytes dư thừa RS FEC vào mỗi khung dữ liệu. R và S có thể định trước. R lấy các giá trị từ {0,4,8,16},S lấy các giá trị từ {1,2,4,8,16}.R /S phải là số nguyên. R bytes dư c0,c1,....cR-1 được gắn vào K*S bytes(K là số bytes thông tin trên 1 frame) dữ liệu sử dụng quy luật sau : C(D) = M(D)DR mod G(D) G(D) là đa thức chung. M(D) là đa thức thông tin(dữ liệu). 4.2.3.3 GIẢI Mà RS(n,k) : Cho dù ta sử dụng các kỹ thuật thông thường để giải mã các mã vòng BCH, nhiều thuật toán giải mã tốt hơn được phát triển. Sự giải mã dựa trên thuật toán giải mã Peterson-Gorenstein-Zierler.Thuật toán này yêu cầu ma trận đảo,mà có thể nó rất phức tạp nếu ta thiết kế một mạch giải mã sửa lỗi .Vì thế, các kỹ thuật khác đã được phát triển. Elwyn Berlekamp đã tìm thấy 1 kỹ thuật tương tự bằng cách lợi dụng những cấu trúc đã được tổ chức của mã hóa trận đã được đề cập. Ta có thể sử dụng kỹ thuật Berlekamp để giải quyết phương trình chính (để tìm ra những đa thức định vị lỗi) trong quá trình giải mã. Phân tích và mô phỏng hệ thống ADSL - 60 - Thủ tục giải mã cho mã hoá RS liên quan đến việc quyết định các vị trí và độ lớn các lỗi trong đa thức r(X).Các vị trí là các bậc của X (X2,X3, …) trong những đa thức nhận được mà hệ số của nó có chứa lỗi. Độ lớn là những ký hiệu mà ta thêm vào ký hiệu bị hư để tìm ra những ký hiệu mã hoá gốc. Những vị trí và độ lớn này tạo thành cái được gọi là đa thức lỗi. Ngoài ra, nếu bạn xây dựng 1 mạch giải mã để hỗ trợ giải mã erasure, để sau đó ta cũng phải tìm đa thức erasure. Một ‘erasure ’ là 1 lỗi mà vị trí đã được biết. Vì thế nhiệm vụ của ta là tìm ra độ lớn của các erasure. Một mã RS(n,k) có thể sửa lỗi thành công nhiều như là các erasure 2t=n-k, nếu không có lỗi nào xuất hiện .Với cả các lỗi và erasure xuất hiện, mạch giải mã có thể giải mã thành công nếu n-k = 2v+f (với v: số lỗi ; f: số erasure.). Đa thức r(X) nhận được là : r(X) = r n-1X n-1+rn-2Xn-2+…+r2X2+r1X+r0 Bậc của đa thức r(X) là n-1,mà cũng tương tự c(X).Phương trình sau đây cho thấy thủ tục giải mã và việc thực hiện phần cứng của các phương trình chính. Giả thiết rằng vector r(X) nhận được có f erasure và các vị trí của erasure là : 11 jY α= , 22 jY α= , …, jffY α= Tại mạch nhận /giải điều chế cung cấp các vị trí của erasure. Ta giải mã các đa thức nhận được theo các bước sau: 1. Tính toán đa thức định vị erasure theo phương trình sau: ∏ = −=Γ f l XYX 1 1 )1()( 2. Thay thế các erasured coordinates(symbols) bằng các zero và tính toán 2t syndromes. Ta tìm các syndrome đánh giá các đa thức r(X) nhận được (với các vị trí của erasure đã được điền các ký hiệu 0) tại 2t nghiệm của đa thức chung g(X): tjrS jj 2...2,1);( == α 3. Tính toán cho các đa thức syndrome bổ sung theo phương trình sau: 12mod)1)](1)[(()( +−+Γ=Ξ tXXSXX (2) với S(X) là đa thức syndrome được định nghĩa : ∑ = +++== t j t t j j XSXSXSXSXS 2 1 2 2 2 21 ...)( (3) Phân tích và mô phỏng hệ thống ADSL - 61 - 4. Để giải các phương trình chính(để tìm ra các vị trí lỗi) áp dụng thuật toán Berlekamp. Làm như thế sẽ cho ta đa thức định vị lỗi )(XΛ . Hình IV.14 là lưu đồ thực hiện thuật toán Berlekamp cho cả lỗi và erasure. Hình IV.14 Lưu đồ thuật toán Berlekamp 5.Tìm nghiệm của )(XΛ chính là tìm ra vị trí của các lỗi( Xk-1 và Xk) . 6. Xác định các đa thức lỗi/erasure sử dụng phương trình sau: )()()( XXX ΓΛ=Ψ (4) 7. Xác định đa thức độ lớn lỗi sử dụng 12mod)](1)[()( +Ξ+Λ=Ω tXXXX (5) 8. Xác định độ lớn lỗi và độ lớn erasure sử dụng thuật toán Forney . )( )( )( )( 1 1 1 1 k kk k k kk k Y YYf X XXe Ψ Ω= Ψ Ω= Phân tích và mô phỏng hệ thống ADSL - 62 - Đạo hàm của bất kỳ đa thức nào trên GF(2m) được cho bởi: u(X)=uvXv+uv-1Xv-1+…+u2X2+u1X+u0 u(X) là đa thức bậc thứ v, ta có thể định nghĩa u’(X) như sau: u’(X) = vuvXv-1+(v-1)uv-1Xv-2+...+u5X4+u3X2+u1=∑ = −v j j j Xju 0 1)( (6) với juj=0 khi j lẻ và juj=uj khi j chẵn. VD: cho đa thức 1)(' )( 22 52324 += ++++= XXu XXXXXu α αααα 9. Bằng cách kết hợp vị trí , độ lớn của lỗi (erasure), ta có thể tạo ra đa thức lỗi(erasure) và cộng chúng vào r(X) để nhận được codeword. 4.2.4 PHƯƠNG PHÁP CHÈN: Chèn là việc sắp xếp lại các byte được truyền trên khối L từ mã sao cho các bytes cạnh nhau của chuỗi dữ liệu được truyền không nằm trên cùng một từ mã. Các bytes được sắp xếp lại tại máy thu . Các lỗi gây bởi nhiễu xung trong ADSL chủ yếu dưới dạng cụm bit/ byte lỗi . Độ dài của cụm lỗi có thể vượt quá số lượng lỗi có thể hiệu chỉnh được của mã . Chèn phân phối các bit/byte lỗi trên khoảng thời gian dài hơn . Cụ thể với việc chèn tốt bộ tách ở đầu thu sẽ đưa ra các đoạn dữ liệu được tách không chứa quá số lỗi có thể hiệu chỉnh . Do các nhiễu xung có xuyên nhiễu giữa các ký hiệu hướng xuất hiện với khoảng thời gian tương đối dài , các lỗi trong cụm lỗi có thể phân chia cho các từ mã liền kề không bị các lỗi đó , phân phối đều hiệu quả việc sửa lỗi giữa các mã . Có 2 phương pháp chèn : chèn khối và chèn xoắn . 4.2.4.1 PHƯƠNG PHÁP CHÈN KHỐI : Chèn khối là phương pháp chèn đơn giản nhất. Mỗi một từ mã kế tiếp được ghi trong thanh ghi tương ứng/hàng(dòng) của bộ chèn. Số lượng từ mã được lưu được gọi là độ sâu L của bộ chèn. Nếu một từ mã có N bytes và chiều sâu bộ chèn là L thì tổng số bytes NL phải được lưu trong hai bộ nhớ truyền thông của bộ xen khối. Như trong hình với N=4, L=3. Khi N=4 bytes được ghi đồng thời lên mỗi dòng của bộ nhớ đệm truyền, L=3 bytes trên mỗi cột được đọc. Các bytes xuất hiện theo chu kỳ T’ giây, tạo nhịp đồng hồ bytes 1/T’. Đồng hồ đầu vào của bộ chèn có nhịp là 1/N nhịp của đồng hồ byte. Do đó, một từ mã với N=4 bytes được ghi lên mỗi hàng của bộ đệm ghi. Theo chu kỳ NL=12 bytes, bộ đệm ghi sẽ đầy. Đồng hồ đầu ra bộ đệm trưyền có nhịp 1/L của đồng hồ byte. Bộ đệm đọc đọc L=3 bytes từ mỗi cột trong mỗi chu kỳ của đồng hồ đầu ra bộ chèn. Bộ chèn bắt đầu/kết thúc ghi vào bộ đệm ghi đúng vào các thời điểm Phân tích và mô phỏng hệ thống ADSL - 63 - khi nó bắt đầu/kết thúc đọc ở bộ đệm đọc. Theo chu kỳ NL bytes, các bộ nhớ đọc và ghi được hoán đổi. Bộ tách ở đầu thu nhận các bytes từ bộ giải mã và ghi lần lược N bytes trên một cột kế tiếp nhau. Sau khi cả NL bytes được ghi, các từ mã được đọc theo chiều ngang (theo hàng ). Cũng giống như trên hai bộ nhớ được sử dụng, với một bộ được ghi trong khi bộ nhớ kia được đọc. Độ trễ giữa phát-thu là (không hơn) 2NL bytes lần và tương ứng cần có 4NL ô nhớ RAM (ở đầu phát và đầu thu), một nửa ở đầu thu và một nửa ở đầu phát. Một cụm đột biến B bytes lỗi được phân phối tương đối đều trên L từ mã qua quá trình giải mã ở đầu thu. Nếu đây là cụm bytes lỗi duy nhất trong tổng số NL bytes nhận, bộ thu FEC có thể sửa thêm khoảng L lần bytes nữa. Nếu số bytes lỗi lớn hơn L có nghĩa là thêm bộ nhớ và độ trễ, nhưng yêu cầu năng lực FEC lớn hơn và chùm lỡi thứ hai không xuất hiện trong cùng NL bytes. Do vậy khoảng cách tối thiểu của mã về cơ bản được nhân với L khi các lỗi xuất hiện không quá thường xuyên. Các cụm lỗi tương ứng chính xác với các cụm tạp âm trong các DSL. Phương pháp chèn khối dù dễ hiểu và dễ mô tả, không được hiệu quả lắm trong việc sử dụng bộ nhớ và độ trễ mà nó tạo ra. 4.2.4.2 PHƯƠNG PHÁP CHÈN XOẮN : Phân tích và mô phỏng hệ thống ADSL - 64 - Hình IV.14 Đồ thị(1) :Dạng sóng ban đầu ;Đồ thị(2) :Dạng sóng sau khi được chèn xoắn ; Đồ thị(3) :Dạng sóng sau khi được giải chèn. Trong ADSL , chỉ sử dụng phương pháp chèn xoắn bởi vì phương pháp này giảm một nửa độ trễ và giảm bộ nhớ từ 2 đến 4 lần với cùng phân bố của các lỗi . Mô tả : các bytes trong một từ mã được đánh thứ tự từ i=0 ,….,N-1 . Cụm các lỗi được phân bố trên L(độ sâu chèn) từ mã, và mỗi từ mã được đánh thứ tự l=0 , …,L-1 . Để mỗi cụm lỗi được phân bố trên L từ mã, N và L phải là số đồng nguyên tố. Nếu các số N và L không đồng nguyên tố , ADSL sẽ chèn thêm các bytes giả . VD: với L=2d và N có thể là chẵn , khi đó 1 byte giả sẽ được chèn vào để đưa chiều dài từ mã thành N+1 là số đồng nguyên tố với L(byte giả không cần phải truyền đi và không ảnh hưởng đến tốc độ dữ liệu nhưng máy thu phải biết để chèn lại nó). Trong phương pháp chèn xoắn, byte thứ i của từ mã luôn được làm trễ Ìi = i(L-1). Do vậy , byte đầu tiên i=0 trong từ mã không bị làm trễ , trong khi đó byte cuối trễ (N-1)(L-1) .Bộ nhớ cần thiết để sử dụng cho bộ chèn và bộ tách theo phương pháp chèn xoắn là đủ để lưu L từ mã độ dài N bytes . Do vậy phương pháp chèn xoắn yêu cầu không quá nửa bộ nhớ , hơn nữa có độ trễ nhỏ hơn một nửa . Với tất cả các lý do trên, ADSL sử dụng Fec đều dùng phương pháp chèn xoắn, chèn khối không được dùng. Trong ADSL phương pháp xoắn được sử dụng khi chọn chiều sâu chèn từ L=0 tới 64(số lượng bytes chèn, số lượng bytes chẵn lẽ và tốc độ dữ liệu (số các bytes thông tin ) được tính toán khi khởi tạo ban đầu.) Khi số các bytes thông tin K là lẻ, độ sâu chèn L và N = 2t + K là đồng nguyên tố và do đó các lỗi có thể nhận được phân tán. Phân tích và mô phỏng hệ thống ADSL - 65 - Khi L chẵn, byte giả được thêm vào phần cuối của mỗi từ mã để thực hiện xen tại đầu phát nhằm tạo K lẻ (byte giả không được truyền nhưng được chèn lại ở máy thu để giải mã). Trong ADSL , một tham số phụ S được xác định, đây là số ký hiệu DMT/ 1 từ mã. S được giới hạn bằng một nửa hoặc mộ trong các số nguyên 1,2,4,8 hoặc 16 như tính toán khi truyền trong ADSL. ADSL cũng sử dụng bộ trễ kép. Có hai tuyến FEC khác nhau qua Modem, cả hai sử dụng chung mã RS nhưng có thể với số lượng bytes kiểm tra và kích thước từ mã khác nhau. Tuyến chèn được chèn với độ sâu chèn lập trình trước, trong khi tuyến nhanh không chèn(S=1). Tuyế nhanh bảo đảm độ trể phát-thu nhỏ hơn 2 ms nhưng không có khả năng hiệu chỉnh tạp âm và các chùm lỗi khác. ADSL tính 4 giá trị khi truyền (hoặc truyền lại) giữa ATU-C và ATU-R : Rf, Ri, S, và L. Rf là số bytes chẵn lẻ trong bộ đệm nhanh . Ri là số bytes chẵn lẻ trong bộ đệm chèn . S : là số lượng của các ký hiệu 250 us trên từ mã trong tín hiệu DMT. L là độ sâu chèn. Bốn giá trị này làm tăng thêm các tốc độ dũ liệu được biểu hiện bởi : Bf : số bytes thông tin /ký hiệu trong bộ đệm nhanh . Bi : số bytes thông tin/ ký hiệu trong bộ đệm chèn. Bỏ qua các bytes phụ phần đầu được chèn vào thì độ dài từ mã sẽ là : Nf = Bf + Rf cho bộ đệm nhanh. và Ni = Bi S + Ri cho bộ đệm chèn . Các bytes trong bộ đệm chèn được chèn xoắn với độ sâu L. Độ dài cụm lỗi lớn nhất thông thường tính cho thiết kế ADSL là 500 us. Giá trị này là thấp vì các xung thực tế thường có độ dài vài ms. Do đó, ADSL cho phép tuỳ chọn chèn với độ sâu lớn. Với các dịch vụ Video độ trễ dài không phải là vấn đề lớn (nhưng các lỗi bit là hết sức nghiêm trọng đối với Video nén), do vậy độ trễ 20 đến 100ms trong chèn là phổ biến và bảo đảm chất lượng ảnh tốt trên ADSL. Các dịch vụ âm thanh lại không chịu ảnh hưởng lớn của các lỗi bit nhưng có phần nhạy cảm với độ trễ. Độ trễ mạng lưới thoại là 1,25ms :ADSL có thể hoạt động tốt tới 2ms. Phân tích và mô phỏng hệ thống ADSL - 66 - 4.2.5 Điều biến đa kênh rời rạc DMT : Hình IV.15 (Theo thứ tự từ trên xuống)Đồ thị(1) :Dạng sóng ban đầu ; Đồ thị(2) :Dang sóng sau khi giải điều biến ; Đồ thị(3) :Dạng sóng sau khi điều biến. Như các phương pháp điều chế nhiều sóng mang khác, máy phát DMT cũng chia dãi thông kênh truyền thành nhiều phân kênh. Mỗi phân kênh đặt tính hoá bằng tỷ số SNR đo được khi thiết lập kết nối và giám sát liên tục trong quá trình sử dụng. Dòng bit cần mã hóa được mã hóa thành các ký hiệu QAM liên tiếp. Mỗi ký hiệu QAM đại diện cho một số bit xác định bởi SNR ở tần số trung tâm của phân kênh, xác suất sai chấp nhận được và tốc độ bit cần truyền. Sau đó các ký hiệu QAM được phân nhóm thành khối chuyển thành dạng phức và dùng phép biến đổi Fourier rời rạc ngược để đưa trở về dạng thực. Bộ IDFT thường được thực hiện bằng phép biến đổi Fourier Phân tích và mô phỏng hệ thống ADSL - 67 - nhanh. Sau bộ IDFT, tín hiệu được chèn vào một số cyclic prefix (CP) để loại trừ nhiễu liên ký hiệu (ISI) . Tín hiệu thời gian thực có được được biến đổi từ số sang dạng tương tự để đưa lên kênh truyền. Cấu trúc của một DMT Superframe : Fec & Interleaving : kiểm soát các lỗi, các lỗi ngẩu nhiên và các tác động làm hư dữ liệu . Fec ở đường Fast : Rf được gắn vào Kf bytes dữ liệu để sau đó trở thành Nf byte codewords . Fec ở đường Inteleaver có hai tham số : D : Interleaver depth (độ sâu chèn). Ri : redundancy. S khung dữ liệu chèn được kết hợp trong mỗi khung Data chèn có gắn codeword RS, S = ½,1,2,…,16. Dung lượng của độ sâu chèn : Downstream : 1,2,…,64. Upstream : 1,2,…,16. Độ chèn trì hoãn : S*D*250 µ s. Hình IV.18 DMT Superframe Phân tích và mô phỏng hệ thống ADSL - 68 - BIẾN ĐỔI NHANH CHO DMT SỬ DỤNG FFT(Fast Fourier Transform) : Phương pháp biến đổi Fourier nhanh giảm khối lượng tính toán trong DFT N điểm từ N2 phép nhân phức thành Nlog2(N) phép nhân phức trong đó N là hàm mũ của 2 và giả thiết này được sử dụng trong phần này. Các hệ thống DSP hiện đại nhất ngày càng hiệu quả khi sử dụng thuật toán FFT đặc biệt khi các phương thức truyền dẫn đa kênh DMT trở lên phổ biến và đơn giản. Có một vài thuật toán FFT nhưng ở đây chỉ xem xét thuật toán FFT cơ bản. Trong trường hợp của DMT, tối giản của FFT cho phần thu là có thể khi nhận xét rằng các đầu vào FFT là thực và tương tự IFFT (Inverse Fast Fourier Transform) cho phần phát có thể tối giản vì đầu ra là thực. Phương pháp đơn giản hóa được mô tả dưới đây. DFT (Dicrete Fourier Transform : biến đổi Fourier rời rạc) và nghịch đảo của nó được biểu diễn bởi cặp biến đổi : ∑− = −= 1 0 2N k N kn j kn exX π . ∑− = = 1 0 2 1 N n N kn j nk eX N x π .. Trong đó hệ số 1/N trong phần nghịch đảo thường được bỏ qua vì tỷ lệ được xác định thường xuyên thông qua điều kiện dải động của bộ vi xử lý. Thuật toán FFT cơ bản lợi dụng cấu trúc của DFT và sử dụng phương pháp đệ qui DFT cỡ N từ 2 DFT cỡ N/2 cho phép log2(N) trạng thái đệ qui tạo ra DFT từ 2 DFT đơn giản. Để đơn giản ký hiệu N j N eW π2− = và n n Nn 1 2 N 0k kn 2 N1k2 1 2 N 0k kn 2 Nk2 1 2 N 0k n1k2 N1k2 1N 0k 1 2 N 0k kn2 Nk2 kn Nkn HWG WxWx WxWxWxX . .. ... )( += += +== ∑∑ ∑∑ ∑ − = + − = − = ++ − = − = là đệ qui mong muốn của DFT theo 2 DFT có kích cỡ chỉ bằng 1/2. Quá trình sẽ lặp lại Log2(N) lần để kết thúc thuật toán FFT. Bản chất vòng lặp được mô tả trên. Mỗi DFT có kích thước giảm 1/2 được phân tích thành DFT kích thước 1/4. Các đầu vào theo thời gian sẽ được phân ra thành các tập hợp chẵn và lẻ ( truyền qua tất cả các "tầng" FTT) tạo nên các chỉ số theo trật tự về thời gian được xác định thông qua khối N điểm, được đơn giản bằng chỉ số nhị phân có trình tự bit ngược. Trình tự bit này được gọi là địa chỉ theo bit ngược sử dụng trong các chọn lựa trong DSP có thể lập trình được. Mỗi trạng thái của DFT gồm N phép nhân phức đối với các ứng dụng đơn giản. Tuy nhiên trên hình cũng cho thấy các phép nhân phức có thể được phân thành 2 nhóm thông qua thao tác butterfly. Thao tác này cho phép rút gọn từ 8 còn 6 phép tính. Kết quả là có N/2 log2(N) butterfly trong một FFT tạo ra 3Nlog2(N) phép nhân thực. Phân tích và mô phỏng hệ thống ADSL - 69 - Sự tối giản cho phép các chuỗi theo thời gian trong DMT của DSL là thực. Đối với các chuỗi phức có độ dài N/2 { } { }kkk yjyy ℑ+ℜ= phép tính phức trong đại số dẫn đến { } { } * /½ nNnnk YYnchYy −+=↔ℜ 221 và { } { } * / nNnnk YYlÎYyj −−=↔ℑ 221 có thể tạo ra chuỗi phức có độ dài N/2 từ chuỗi thực có độ dài N thông qua 122 ++= kkk jxxy k=0, ...,N/2-1 Biến đổi DFT của chuỗi xk có độ dài N là Xn. Từ kết quả của FFT ở trên có thể nhận thấy nlÎnNnnchn YWYX += ½ là phép tính butterfly cỡ N/4. Do đó có N/4log2(N/2) butterfly cho FFT phức cỡ N/2 tạo ra Yn cộng thêm với N/4 butterfly để tạo ra Xn từ các phân Yn chẵn và lẻ đưa ra tổng số N/4log2(N) butterfly hay 1.5Nlog2(N) chỉ dẫn/ thao tác để ứng dụng và như vậy tiết kiệm 2 lần so với ứng dụng phức đầy đủ. Một IFFT có thể được FFT ứng dụng sử dụng công thức Đối với IFFT trong phần phát của DMT một số công thức tính khác nhau được sử dụng trong phép biến đổi ngược nhằm đơn giản các phép biến đổi phức-thực. IFFT có thể viết dưới dạng 1r2víikWXXW r2víikWXX WXWXx nr 2 N 1 2 N 0k 2 Nn n n N nr 2 N 1 2 N 0k 2 Nn n 1 2 N 0n 2 N nk N2 N n kn Nnk +=   =  =     += − − = + −− − − = + + − = +− +− ∑ ∑ ∑ . . .. )( Hai chuỗi theo tần số có độ dài giảm 1/2 n NN n nn N n nn WXXH XXG − + + −= += ).( 2 2 có thể được biến đổi ngược để tạo ra các mẫu theo thời gian chẵn và lẻ. Dạng thập phân của đầu ra IFFT mô tả trên. Phân tích và mô phỏng hệ thống ADSL - 70 - [ ]** )()( kn XDFTNXIDFT 1= Yêu cầu tính toán cho IFFT hoàn toàn giống cho FFT gồm N/2log2(N) phép toán buterfly hay 3Nlog2(N) phép toán thực. Trong DMT các giá trị thực đầu ra của IFFT trong phần phát có thể tận dụng trong một nửa các phép tính cần thiết của IFFT. Điều này có được là do tính đối xứng liên hợp của đầu vào DMT là nnN XX *=− chuỗi là chẵn và chuỗi * n NnN n nn XXXXO −+ −=−= 22 là lẻ; hàm Hn=On.WN-n là chẵn. Vì tính đối xứng liên hợp lên Gn và Hn là ánh xạ N/4 do đó chỉ có N/4 giá trị khác nhau khi xk là số thực. Do vậy cả Gn và Hn là chẵn và có cùng đầu ra IFFT theo thời gian. Do vậy chuỗi 1 2 0 −=+= NvíinjHGX nnn ,..... ~ có IFFT cỡ N/2 là là gk+jk trong đó gk,jk là các số thực. Tuy nhiên từ các kết quả nghiên cứu trước đây chúng ta có: x2k=gk và x2k+1=hk cho k=0,....N/2-1 Do đó IFFT cỡ 1/2 sẽ phải thực thiện thêm N/4 butterfly do có Gn và Hn tạo lên n/4log2(N) butterfly hay 1.5Nlog2(N) phép tính thực do IFFT tận dụng tính đối xứng liên hợp trong DMT của DSLs. Tính toán butterfly phụ thuộc vào N là một số dạng 2n tạo thành thuật toán gọi là cơ số 2. Nhờ xác định thừa số của N bất kỳ trong các thừa số cơ bản có thể xác định được các cấu trúc butterfly khác hữu ích và tính toán hiệu quả hơn theo giá trị N mong muốn. ĐIỀU BIẾN BIÊN ĐỘ CẦU PHƯƠNG (QAM) : Là phương pháp điều chế hai chiều : hai hàm cơ bản là (đối với truyền dẫn tại thời điểm 0 ) : ϕ 1(t)= T 2 ϕ (t).cos(2π fct) ϕ 2(t)= T 2 ϕ (t).sin(2π fct) Trong đó ϕ (t) là hàm điều chế băng gốc như dạng hình sin hoặc dạng cos lồi căn bình phương. Nhân các dạng xung bởi sin & cos loại bỏ năng lượng khỏi băng gốc để tránh mức độ DC của cặp biến đổi đôi dây xoắn. Các xung QAM chịu sự suy yếu nghiêm trọng từ đường dây trong ADSL. Một vài nhà chế tạo sử dụng các hệ thống tương thích với QAM. QAM thường được sử dụng trong Modem băng thoại mà ở đó Phân tích và mô phỏng hệ thống ADSL - 71 - các đặc tính đường dây có ít sự biến động trên băng tần nhỏ từ 3- 4 kHz, cho phép DC tránh được và bộ thu được thực hiện với độ phức tạp có thể chấp nhận được . Đối với truyền dẫn liên tục, QAM được thực hiện như sau : x(t)= T 2 ∑ k x1,kϕ (t-kT).cos(2π fct)- x2,xϕ (t-kT).sin(2π fct) Trong đó chú ý các hàm sin không được bù bởi kT trong chu kỳ ký hiệu thứ k. Bởi vì có sự hiện diện của hàm sin và sự lựa chọn tuỳ ý khả năng của tần số sóng mang tương ứng với tốc độ ký hiệu , các hàm QAM không xuất hiện giống nhau trong mỗi đoạn ký hiệu. Có nghĩa là các hàm QAM cơ bản thường không có chu kỳ tại tốc độ ký hiệu,xn(t)≠ xn (t-kT), thậm chí nếu là cùng một bản tin được truyền lập lại. Tuy nhiên xung băng gốc được lặp lại trong mỗi giai đoạn ký hiệu. ƒ Tóm lại: Điều chế QAM là điều chế hai chiều dùng kiểu điều chế 16 mức QAM, và sử dụng bộ lọc thấp qua LPF. Hình IV.19 Điều biến QAM Phân tích và mô phỏng hệ thống ADSL - 72 - CHƯƠNG V THỰC TẾ TRIỂN KHAI ADSL TẠI VIỆT NAM 5.1 TÌNH HÌNH ADSL Ở VIỆT NAM : Trên lý thuyết công nghệ ADSL có rất nhiều điểm ưu việt. Song trên thực tế không phải lúc nào ADSL cũng hoàn hảo. Do tốc độ của ADSL phụ thuộc vào khoảng cách từ thuê bao cho đến DSLAM nên nếu ở xa tổng đài bạn sẽ không thể có được một tốc độ tải dữ liệu như trên lý thuyết. Điều này có thể khắc phục bằng cách đặt nhiều tổng đài DSLAM hơn nữa. Mật độ DSLAM trên một diện tích nhất định càng dày thì tốc độ truyền dữ liệu càng cao. Tuy nhiên, đặt nhiều DSLAM cũng đồng nghĩa với chi phí đầu tư cho hạ tầng tăng lên, mà điều này chưa chắc các nhà cung cấp dịch vụ đã muốn. Hạn chế thứ hai của ADSL bắt nguồn từ khả năng của hạ tầng mạng Internet Việt Nam. Từ trước đến nay chúng ta vẫn biết dung lượng cổng Internet quốc tế của Việt Nam không lớn.Như vậy dù tốc độ của ADSL có lớn đến bao nhiêu thì khi đi qua “cái cổ chai” này cũng sẽ chậm đi rất nhiều. Hạn chế thứ ba của ADSL lại nằn trong hạ tầng mạng của nước ngoài. Chẳng hạn bạn muốn tải một đoạn Video trên máy chủ đặt tại Hàn Quốc. Nếu đường đi từ máy chủ này đến chổ bạn không rộng (băng thông hẹp) thì tốc độ tải Video cũng sẽ không cao. Hạn chế thứ tư của ADSL là công nghệ này đòi hỏi đường dây cáp đồng có bán kính 0,7-0,9 mm thì mới có thể phát huy tối đa tốc độ của mình. Trong khi đường dây cáp đồng của VNPT hiện nay có bán kính 0,5 mm. Có thể khắc phục điều này bằng cách trang bị một đường cáp mới nhưng lại nảy sinh vấn đề chi phí. Vì vậy khó có thể có tốc độ truyền dữ liệu tối đa. Điều cuối cùng là ngay cả các nhà cung cấp dịch vụ ADSL của Việt Nam cũng sẽ không cung cấp cho bạn một tốc độ truyền dữ liệu cao mà chỉ khống chế trong phạm vi từ 128 Kbps- 2 Mbps. Nguyên nhân là họ phải cân đối giữa năng lực công nghệ và khả năng tài chính của mình. Trong khuôn khổ dự án hợp tác kinh doanh với hãng KT (Korean Telecom) của Hàn Quốc, VNPT đã triển khai thử nghiệm dịch vụ ADSL tại Hải Phòng vào tháng 2/2002 và TPHCM vào tháng 3/2002, thu được những kết quả hết sức khả quan. Tại Hải Phòng, dịch vụ ADSL đã được cung cấp cho gần 200 người dùng thông qua 30 đường dây điện thoại trong đó có bảy đường cho Café Internet, 17 đường cho văn phòng và 6 đường cho cá nhân. Kết quả thử nghiệm cho thấy tốc độ tải các file dữ liệu nhanh gấp 227,5 lần, và tốc độ tải các file trên website nhanh gấp 12,5 lần so với tốc độ của Modem quay số thông thường. Tháng 12/2002, công ty Điện toán và Truyền số liệu (VDC)- công ty thành viên của VNPT- đã phối hợp với bưu điện thành phố Đà Nẵng cung cấp thử nghiệm dịch vụ Phân tích và mô phỏng hệ thống ADSL - 73 - ADSL với dung lượng một trăm cổng. Giữa tháng 5/2003 vừa qua, VDC đã phối hợp với bưu điện Nghệ An triển khai thử nghiệm dịch vụ ADSL cho 24 thuê bao với tốc độ tải xuống là 2Mbps và tải lên là 640Kbps. Theo dự kiến, dịch vụ ADSL sẽ được VNPT-VDC chính thức triển khai tại một số tỉnh thành lớn trên toàn quốc theo hai giai đoạn : Giai đoạn 1: Từ 1/7/2003, triển khai trước tiên tại ba thành phố lớn là Hà Nội, TP.HCM và Hải Phòng. Vài tuần sau đó, sẽ triển khai tiếp tục tại Hải Phòng, Quảng Ninh, Bình Dương, Đồng Nai. Dự kiến số lượng các thiết bị DSLAM đặt tại tổng đài ở Hà Nội sẽ là 90, ở TP.HCM là 60 và ở Hải Phòng là 25. Giai đoạn 2 : Từ quý III năm 2003, triển khai tiếp tại mười tỉnh thành gồm Nghệ An, Huế, Đà Nẵng, Vũng Tàu, Khánh Hòa, Cần Thơ. Dự kiến đến hết năm 2004, VNPT-VDC có thể cung cấp dịch vụ ADSL cho tất cả các tỉnh thành trên toàn quốc. Dịch vụ ADSL mà VDC cung cấp vào ngày 1/7 vừa qua có tên gọi là MegaVNN. Người sử dụng dịch vụ MegaVNN có thể tải dữ liệu xuống với tốc độ tối đa 2Mbps và tải lên ở tốc độ 640Kbps.Tốc độ này cao hơn hẳn so với dịch vụ ADSL của Vietel và One Connetion (xem bảng so sánh dưới đây). Tốc độ truy cập Nhà cung cấp Hiện trạng nâng cấp Upload Download Giá cước sử dữ liệu Lưu lượng sử dụng VDC Chính thức 1/7/2003 640Kbps 2Mbps 1 triệu đồng Không giới hạn 64Kbps 128Kbps 3 triệu đồngVietel Thử nghiệm 64Kbps 256Kbps 6 triệu đồng Không giới hạn 64Kbps 128Kbps 3,9 triệu đồng EIS (OCI) Thử nghiệm 64Kbps 256Kbps 6,9 triệu đồng Không giới hạn Nhờ sử dụng hạ tầng mạng viễn thông hiện có của VNPT, thuê bao dịch vụ MegaVNN của VDC sẽ không phải trả khoản phí kéo cáp. Người sử dụng chỉ phải trả tiền mua Modem ADSL khoảng 120 USD. Đặt biệt, mức cước cho dịch vụ MegaVNN giá rẻ đến bất ngờ. Theo quyết định 105/2003/QĐ-BBCVT của Bộ bưu chính viễn thông ký ngày 18/6 ban hành mức cước trần cho dịch vụ ADSL, và quyết định của Tổng Giám Đốc VNPT về cước truy cập Phân tích và mô phỏng hệ thống ADSL - 74 - dịch vụ truy nhập Internet tốc độ cao ADSL, mức giá trần dịch vụ ADSL của MegaVNN là 909,091 đồng (chưa bao gồm thuế VAT). Cũng theo tài liệu hướng dẫn thực hiện các quyết định trên, phí sử dụng dịch vụ ADSL của VDC sẽ bao gồm : tiền thuê bao tháng 181.818 đồng (chưa bao gồm VAT) + số lượng Mb dữ liệu tải xuống (dùng bao nhiêu trả bấy nhiêu). Trong phạm vi 2Gb dữ liệu đầu tiên, giá cước cho mỗi Mb tải xuống là 82 đồng. Từ Gb thứ 3 đến thứ 8, giá cước cho mỗi Mb là 64 đồng. Từ Gb thứ 9 trở đi, giá cước cho mỗi Mb là 45 đồng. Tiền thuê bao tháng cộng với tiền trả cho lượng dữ liệu tải xuống phải không được vượt qua mức giá trần 909.091 đồng. 5.2 CÁC THIẾT BỊ CẦN THIẾT CHO ADSL : Thiết bị phía nhà cung cấp dịch vụ : ™ Bộ tập hợp truy nhập Aggregator. ™ Bộ ghép kênh truy nhập DSLAM (Digital Subcriber Line Access Multiplexer). ™ Kênh truyền. ™ POTS spliter hay CO Spliter. Thiết bị phía khách hàng : ™ Thiết bị đầu cuối DSL (DSL CPE - Digital Subsriber Line Customer Premises Equipment). ™ PC/LAN. ™ CPE Spliter 5.2.1 Thiết bị phía nhà cung cấp dịch vụ : ™ Bộ ghép kênh truy cập DSLAM DSLAM là bộ ghép kênh có chức năng trực tiếp cung cấp cổng kết nối tới khách hàng. Đây là thiết bị tập trung các đường thuê bao riêng lẻ để đẩy lên mức trên và ngược lại. Bộ ghép kênh truy cập phải đạt được một số yêu cầu sau: o Hỗ trợ MPLS, IP routing QoS cho phép triển khai nhiều loại ứng dụng qua xDSL o Hỗ trợ nhiều chuẩn DSL: ADSL, SDSL, IDSL, RADSL, VDSL.v.. Phân tích và mô phỏng hệ thống ADSL - 75 - o Khả năng tương tương thích với nhiều loại thiết bị đầu cuối khách hàng DSL CPE của nhiều hãng sản xuất mở ra cho khách hàng nhiều khả năng lựa chọn thiết bị đầu cuối. o Hỗ trợ đa dạng các loại giao tiếp up-link băng rộng DS3/E3, OC3/STM-1, ..vv. o Hỗ trợ kết nối đầu cuối người sử dụng E1, nx64 Kbps. o Khả năng ứng dụng các kỹ thuật phân nhánh, xếp chồng...vv cho phép triển khai linh hoạt khi thay đổi cấu trúc mạng. o Cấu hình nhiều khe cắm có thể lựa chọn. o V.v. Vì ADSL kết nối trực tiếp đến Local Loop, ngoài ra vì khoảng cách giới hạn của các Loop trong công nghệ DSL do đó các DSLAM thường được đặt tại các CO. DSLMA là thiết bị không chịu lỗi Single-Point-of-Failure cho một số khách hàng lớn trực thuộc khu vực. DSLAM cũng thường được đặt tại các khu vực CO không có người quản lý kỹ thuật do đó hầu hết các nhà sản xuất thiết bị này phải chế tạo ra các sản phẩm có khả năng chịu lỗi rất cao nhằm giảm thiểu các sự cố về mạng. Các tiêu chuẩn sau cần được hỗ trợ : o ANSI T1.413 Issue2 (ADSL over POTS). o ITU G.992.1 Annex A. o ITU G.992.2(Glite). o ITU G.994.1(G.hs). ™ Bộ tập hợp truy cập Aggregator: Bộ tập hợp truy cập là thiết bị có nhiệm vụ tập trung các kết nối về trung tâm theo phương thức giảm thiểu kết nối logic. Aggregator tập trung các kết nối logic (các PVC) đến từ các DSLAM rồi tổng hợp lại thành một hoặc một vài PVC để truyền tải qua mạng trục tới kết cuối thứ hai của các kết nối logic đó (ISP, headquarter, offices.v.v). Nếu không sử dụng Aggregator thì với nxPVC đến từ n thiết bị đầu cuối sẽ chiếm nxPVC trên mạng trục. Thông qua Aggregator, nhà cung cấp dịch vụ sẽ cung cấp cho khách hàng các dịch vụ DSL như truy cập internet tốc độ cao, kết nối mạng riêng ảo, Video on Demand, Video Broadcast, e-learning,..vv. Yêu cầu đặt ra cho Aggregator: o Hỗ trợ đa dạng các loại giao tiếp LAN/WAN để thuận lợi cho việc kết nối với các Router, DSLAM: Ethernet/Fast/GigaEthernet, Serial, HSSI, ISDN, T3/E3, OC3/STM-1, OC-12/STM-4, ...vv. Phân tích và mô phỏng hệ thống ADSL - 76 - o Khả năng xử lý cao tương xứng với vai trò là bộ tập trung, chấp nhận được hàng ngàn kết nối tới từ phía khách hàng. o Khả năng tương thích với các dòng sản phẩm của các hãng khác. Vai trò của Aggregator là tập hợp tất cả các kết nối ảo logic vào trong một điểm logic, điều này cũng đồng nghĩa với Aggregator tập hợp tất các các phiên PPP vào một điểm sau đó mới dồn lên UP-link tới mạng trục. Về căn bản mỗi thuê bao có một phiên PPP tuy nhiên số lượng kết nối PPP là không giới hạn trên mỗi kết nối DSL. Với đặc tính này cho phép khách hàng khác nhau trong cùng một văn phòng chia sẻ cùng một đường xDSL để đi ra ngoài mạng Internet. Các phiên PPP được xác thực (Authentification) sau đó được kết thúc tại Aggregator. Thiết bị Aggregator có thể là một thiết bị định tuyến đa chức năng, hoặc là một thiết bị mạng chuyên được thiết kế cho việc tập hợp các băng rộng. Aggregator có thể thực hiện việc xác thực Authentification, Cấp phép (Authorization) hay tính toán (Accounting) bởi một RADIUS server đặt trên mạng của nhà cung cấp dịch vụ. Sau khi được xác thực, Aggregator sẽ thiết lập một liên nối (route) từ nhà khách hàng đến nhà cung cấp dịch vụ Internet. Các thiết bị Aggregator có thể được đặt bên cạnh thiết bị DSLAM ngay tại các POP cung cấp dịch vụ hoặc có thể được đặt tịa khu vực trung tâm vùng và kết nối đến các DSLAM ở mức dưới thông qua giao tiếp WAN. Các thiết bị Aggregator sẽ kết hợp với hệ thống RADIUS đặt tại Trung tâm điều hành cho phép quản lý AAA cho các khách hàng DSL như phương pháp truy cập Internet bình thường. ™ CO-Spliter (POTS Spliter) : Hình V.1 Dải tần dùng cho thoại và dịch vụ ADSL Dịch vụ ADSL cho phép sử dụng dịch vụ truyền dữ liệu tốc độ cao cùng với dịch vụ thoại truyền thống trên cùng đôi dây cáp thoại đồng. Để có thể làm được điều này, ADSL và dịch vụ thoại truyền thống sử dụng các giải tần số khác nhau. Để đảm bảo các giải tần số này không gây nhiễu lẫn nhau, bộ phân chia được sử dụng. Bộ này thường được gọi là POTS Splitter và đặt bên trong DSLAM hoặc bên ngoài đi kèm với DSLAM trong quá trình cung cấp dịch vụ. POTS BAND DC-8Khz ADSL BAND 30 Khz- 1.1Mhz Phân tích và mô phỏng hệ thống ADSL - 77 - Bộ lọc tần số thấp cho phép tiếng nối hay giải tần số của thoại truyền thống 200- 3500 Hz mà không cần phải điều chỉnh tín hiệu đầu vào. Hình V.1 chỉ ra giải tần số dùng cho ADSL và dịch vụ thoại truyền thống. Hình V.2 Sơ đồ cấu tạo POTS-Spliter Khi cung cấp dịch vụ DSLAM trên cùng đôi dây cáp thoại, thì cần phải trang bị thêm thiết POTS spliter bên cạnh DSLAM (thiết bị này có thể được tích hợp vào bên trong DSLAM hoặc rời bên ngoài tuỳ vào nhà sản xuất thiết bị). Bộ POTS spliter có thể bao gồm nhiều mạch con, tuy nhiên dự kiến ban đầu sẽ đầu tư một số bản mạch ít hơn số cổng tối đa trên DSLAM. Mỗi bản POTS spliter sẽ bao gồm ít nhất 03 nhóm cổng giao tiếp Telco 50pins : Một kết nối đến LocalLoop, Một kết nối với DSLAM và còn lại dùng để kết nối với TelePhone Switching thuộc mạng PSTN. Dung lượng cho phép trung bình trên mỗi POTS splitter trên thị trường hiện tại khoảng 300 ADSL lines. 5.2.2 Thiết bị đầu cuối khách hàng DSL CPE: Thiết bị đầu cuối khách hàng bao gồm một loạt các thiết bị, card giao tiếp thực hiện chức năng chuyển đổi dữ liệu người sử dụng thành dạng tín hiệu xDSL và ngược lại. DSL CPE tiêu biểu là PC NIC, DSL modem, DSL bridge, Router. CPE có thể là các PC hoặc Workstation, Remote ADSL Terminating Units (ATU- R) hoặc Router. Ví dụ như một khách hàng Nhà riêng có thể sử dụng một PC đơn với một ADSL modem tích hợp gắn trên PCI card, hoặc một PC với một giao tiếp Ethernet hay giao tiếp Universal Serial Bus (USB) để kết nối đến một ADSL modem (ATU-R) bên ngoài. Ngược lại đối với các khách hàng là các công ty thương mại thường kết nối nhiều PC từ các user đầu cuối vào một router với ADSL modem tích hợp hoặc một router và một ATU-R bên ngoài. Hiện tại những sản phẩm này đang được nhiều hãng giới thiệu và chào hàng với nhiều chủng loại phù hợp với từng loại khách hàng là cá nhân, tổ chức có nhu cầu khác nhau. o 3com:HomeConnect 3647, 4130. o Alcatel: Speedtouch Home o Ambit:T60M104/07. Jetstream IAD-801. Cisco 677, 678..v.v. Phân tích và mô phỏng hệ thống ADSL - 78 - o Lucent: DSL ACAP, DSL DMT.v..v. o Cisco: 802/804, 1417 ADSL Router, 1600, 1700.v.v. ™ CPE-Spliter Tại thiết bị đầu cuối người sử dụng và tại CO, kết nối ADSL sử dụng hai bộ splitter khác nhau nhằm đảm bảo mặt phân tách thông tin của dịch vụ thoại truyền thống và dịch vụ ADSL. Cấu tạo bên trong của hai bộ phân chia này có thể không giống hệt nhau, tuy nhiên chúng đều dựa trên cùng một sơ đồ cấu trúc bên trong như đã trình bày ở trên. Bộ thiết bị CPE Splitter này còn đựoc gọi là Remote POTS splitter phối hợp với POTS splitter đặt tại DSLAM nhằm phân tách tín hiệu tần số. CPE Splitter cần phải hỗ trợ 03 giao tiếp RJ-11 : Một dành cho kết nối LocalLoop, một cho kết nối tới DSL CPE và một dành cho kết nối tới máy điện thoại. Tóm lại, để có thể kết nối Internet sử dụng dịch vụ ADSL thì ta phải mua một Modem/Router ADSL + Splitter (để tách ghép tín hiệu dữ liệu và tín hiệu thoại trên cùng một đường dây điện thoại) Phân tích và mô phỏng hệ thống ADSL - 79 - CHƯƠNG VI THAM KHẢO 6.1 TỔNG QUAN VỀ MATLAB 1.Giới thiệu về Matlab : Matlab (Matrix labaratory) theo tên gọi của nó, là một công cụ phần mềm của MathWorks, ban đầu nó được phát triển nhằm phục vụ chủ yếu cho việc mô phỏng các nghiên cứu kỹ thuật bằng toán học với những phần tử cơ bản là ma trận. Trong các lĩnh vực kỹ thuật chuyên ngành như điện & điện tử, điều khiển tự động, rô bốt công nghiệp, vật lý hạt nhân, trong các ngành xử lý toán chuyên dụng như thống kê, kế toán…thường gặp những dữ liệu rời rạc ta có thể lưu giữ dưới dạng ma trận. Còn đối với hệ dữ liệu liên tục như âm thanh, hình ảnh hoặc đơn giản như các đại luợng vật lý tương tự (analog ) : điện áp, dòng điện, tần số, áp suất, lưu lượng…phải được biến đổi thành các tín hiệu số (digital) rồi mới tập hợp trong các file dữ liệu. Quá trình đó có thể được xử lý bằng các hàm toán học của Matlab. Matlab là một phần mềm có giao diện cực mạnh cùng nhiều lợi thế trong kỹ thuật lập trình để giải quyết những vấn đề đa dạng trong nghiên cứu khoa học. Matlab có thể chạy trên hầu hết các hệ máy tính từ PC cho đến các hệ Server Computer. Matlab được điều khiển bởi các tập lệnh tác động qua bàn phím trên cửa sổ điều khiển. Nó cũng cho phép mộ khả năng lập trình với cú pháp thông qua dịch lệnh, còn gọi là Script File. Các lệnh hay bộ lệnh của Matlab lên đến con số hàng trăm, và ngày càng được mở rộng bởi các phần Toolboxs (Thư viện trợ giúp) hay thông qua các hàm ứng dụng được tạo lập bởi người sử dụng. Các lệnh của Matlab rất mạnh, nó không những cho phép giải các loại hình toán khác nhau mà còn có thể xử ký dữ liệu, biểu diễn đồ họa một cách mềm dẻo, đơn giản và chính xác trong không gian hai chiều cũng như ba chiều bởi những công cụ như các thư viện chuẩn, các hàm có sẵn cho các ứng dụng đa dạng. Trong Matlab vấn đề cần giải quyết của bài toán sẽ được phân tích và xử lý theo 5 bước như sau : Bước 1 : đặt vấn đề. Bước 2 : mô hình tả các giá trị dữ liệu vào ra. Bước 3 : các tính toán bằng tay với các tập dữ liệu đầu vào đơn giản. Bước 4 : chuyển bài toán sang giải pháp bằng Matlab. Bước 5 : kiểm tra . Trong trường hợp không có kết quả hoặc kết quả sai thì điều đó có nghĩa là Matlab chưa thực hiện được bài toán, ta cần kiển tra lại cả tính toán bằng tay và thao tác bằng Matlab. 2. Cách sử dụng và chức năng của Matlab : Giao diện của Matlab sử dụng hai cửa sổ : cửa sổ thứ nhất được sử dụng để đưa các lệnh và dữ liệu vào đồng thời để in kết quả, cửa sổ thứ hai trợ giúp cho việc truy xuất đồ họa dùng để thực hiện những lệnh hay kết quả đầu ra dưới dạng đồ họa. Phân tích và mô phỏng hệ thống ADSL - 80 - a. Biến trong Matlab : Tên biến trong Matlab có thể dài đến 19 ký tự bao gồm các chữ cái từ A- Z, hay a- z cùng các chữ số cũng như một vài ký tự đặt biệt khác, nhưng luôn phải bắt đầu bằng chữ cái. Độ lớn hay chiều dài của biến Vector cũng như mã hóa trận có thể được thông qua giá trị của một số hàm có sẵn trong Matlab. Ví dụ : [m n]=size(A) : trả giá trị độ lớn của ma trận A vào vector xác định bởi hai biến m và n Length[x]: trả giá trị của vector x Một số biến được đinh nghĩa trước. Ví dụ : Realmin : đưa ra giá trị của số nhỏ nhất mà máy tính có thể tính toán được. b. Hàm và tạo hàm trong Matlab : Matlab làm việc với các hàm viết dưới dạng file.m và các biểu thức chuẩn, các biểu thức được đánh trực tiếp vào từ dấu nhắc ở cửa sổ lệnh Matlab command window. File.m được tạo ra trong cửa sổ Matlab Editor/Debugger mở cửa sổ này bằng cách vào Menu File/New/M_file • Cách tạo File.m : Hàm phải được bắt đầu bằng từ Function, sau đó lần lược là tham số đầu ra, dấu =, tên hàm. Nếu một hàm cho nhiều hơn một giá trị đầu ra, phải viết tất cả các giá trị trả lại của hàm thành một vector trong dòng khai báo hàm. Ví dụ : function[a,b,c]=motion(y). Một hàm có nhiều tham số đầu vào cần phải liệt kê chúng khi khai báo hàm.. Các biến đặc biệt nargin và narout xác định tham số đầu vào, số tham số đầu ra được sử dụng trong hàm, các tham số này chỉ là biến cục bộ. • Cách gọi File.m : Để gọi file.m và hàm ta đánh tên file.m hay tên hàm từ cửa sổ lệnh. c. Đồ họa trong Matlab : Matlab sử dụng lệnh X-Y plots để vẽ đồ thị, biểu đồ cho các thông tin một cách dễ dàng.Trong không gian hai chiều vẽ đồ thị tổng quát theo dữ liệu được lưu trong hai vector X,Y. Plot (x,y) : vẽ đồ thị theo tọa độ (x,y ). Title : đưa các title vào hình vẽ. xlabel : đưa các nhãn theo chiều x của đồ thị. Phân tích và mô phỏng hệ thống ADSL - 81 - Ylabel : đưa các nhãn theo chiều y của đồ thị. Grid : vẽ các đường giống grid line trên đồ thị 6.2 GIỚI THIỆU VỀ MATLAB 6.5 : 1. Khởi động Matlab và thoát khỏi Matlab : Từ màn hình Windows ta thực hiện như sau : -Chọn Start/Programs/Matlab6.5/matlab6.5 Khi đó Matlab sẽ xuất hiện với màn hình command : Đây là cửa sổ dùng để đưa lệnh, dữ liệu và đọc kết quả. Phân tích và mô phỏng hệ thống ADSL - 82 - Muốn thoát khỏi Matlab ta thực hiện như sau : -Vào Menu File/Exit hoặc nhấn tổ hợp phím Ctrl Q 2.Cách tạo một Model file : -Chọn menu File/new//model. Lúc đó sẽ xuất hiện một cửa sổ mới Ví dụ : thiết kế hệ thống như hình VI.1 sau và lưu file với tên vidu.mdl Hình VI.1 Sơ đồ hệ thống mô hình phỏng mạch Trigger Để tạo được hệ thống như hình vẽ trên, ta click vào biểu tượng trên thanh công cụ. Khi đó màn hình sẽ xuất hiện cửa sổ Simulink Library Browser: Phân tích và mô phỏng hệ thống ADSL - 83 - Lần lược lựa chọn các khối theo các bước dưới đây : -Khối sinewave : simulink / sourses / sinewave. -Khối Backlash : simulink / discontinuities / backlash. -Khối Mux : simulink / signal routing / mux. -Khối outport : simulink / ports & subsystems / out1. -Khối Scope : simulink / sinks / scope . Sắp xếp các khối theo đúng như hình vẽ : -Nối dây từ khối này sang khối khác bằng chuột. -Nếu đường nối nhiều hơn ngõ ra của khối thì cần nhấn thêm phím Ctrl Chạy thử hệ thống : -Trong file vừa tạo chọn menu Simulation/start -Click vào khối Scope và xem kết quả. Trong command window : >> [t,x,y]=sim(‘vidu’,6) % tạo thời gian t từ 0-6 (tần số) >>plot(t,y) % vẽ hoàn toàn ngõ ra . Hàm giả lập hệ thống : [t,x,y]=sim(‘model’,timespan) Với model là tập vidu.mdl mô hình tả hệ thống . timespan là thời gian kết thúc. Trị trả về t là thời gian từ 0 – timespan là ma trận 59x1. Phân tích và mô phỏng hệ thống ADSL - 84 - y là ma trận kết quả 59x2, có cột 1 chứa kết quả sau khi qua khối Trigger và cột 2 chứa sóng sin nguyên thủy. Plot(t,y(:,1)) % vẽ cột 1 Plot(t,y(:,2)) % vẽ cột 2 Để thay đổi thông số các khối, ví dụ để thay đổi biên độ và tần số sóng sin : right click vào biểu tượng sinwave, chọn block parameters và đặt lại biên độ và tần số. Phân tích và mô phỏng hệ thống ADSL - 85 - KẾT LUẬN Qua đề tài này, chúng em đã tìm hiểu được: ™ ADSL là gì? Là công nghệ cho phép truyền dữ liệu và truy cập Internet tốc độ cao qua đường dây điện thoại. ™ ADSL hoạt động như thế nào? -Sử dụng một đường dây điện thoại để vừa cung cấp dịch vụ thoại,vừa kết nối Internet. -Sử dụng 4kHz tần số thấp của băng thông cho phép để phục vụ thoại. -Sử dụng tần số lớn hơn 4 kHz của băng thông cho phép để truyền số liệu. ™ Lợi ích của ADSL là gì? -Gọi điện thoại và sử dụng Internet cùng một lúc. -Tốc độ truy xuất nhanh gấp 140 lần so với modem Analog. -Luôn luôn kết nối Internet. -Độ tin cậy cao. -Bảo mật. ™ Mô phỏng : cách hoạt động của hệ thống ADSL trong thực tế và một số cách mã hoá/giải mã, điều biến/giải điều biến của ADSL. ™ Hướng phát triển của đề tài: 9 Mô phỏng hệ thống ADSL cho truyền dẫn dữ liệu + tín hiệu thoại. 9 Phát triển công nghệ ADSL thành công nghệ VDSL(Very high Digital Subscriber Line) Phân tích và mô phỏng hệ thống ADSL - 86 - TÀI LIỆU THAM KHẢO 1. Tổng công ty bưu chính viễn thông Việt Nam,Trung tâm thông tin bưu điện, “Tìm hiểu công nghệ đường dây thuê bao số xDSL”, nhà xuất bản bưu điện, tháng 10-2001. 2. Nguyễn Việt Cường & Nguyễn Quý Sỹ, “Tài liệu giảng dạy kỹ thuật và mạng cung cấp dịch vụ ADSL ”, Học Viện Công Nghệ Bưu Chính Viễn Thông, Hà Nội 4/2003. 3. 4. 5. 6. 7. 8.

Các file đính kèm theo tài liệu này:

  • pdfPhân Tích và Mô Phỏng Hệ Thống ADSL.pdf
Tài liệu liên quan