Ứng dụng bộ điều khiển mờ - Nơ ron kết hợp FPGA điều khiển động cơ đồng bộ tuyến tính - Chu Đức Toàn

Chu Đức Toàn Tạp chí KHOA HỌC & CÔNG NGHỆ 122(08): 9 - 14 9 ỨNG DỤNG BỘ ĐIỀU KHIỂN MỜ - NƠ RON KẾT HỢP FPGA ĐIỀU KHIỂN ĐỘNG CƠ ĐỒNG BỘ TUYẾN TÍNH Chu Đức Toàn* Trường Đại học Điện lực TÓM TẮT Công nghệ FPGA là công nghệ mảng lập trình được dạng trường, một hệ thống điều khiển mờ (FC) kết hợp với mạng nơ ron hàm cơ sở xuyên tâm (RBF NN) được áp dụng cho động cơ đồng bộ tuyến tính nam châm vĩnh cửu (PMLSM) trong bài báo. Đầu tiên, mô hình toán học của động cơ đồng bộ tuyến tính nam châm vĩnh cửu được xác định, tiếp đó để nâng cao chất lượng của hệ thống điều khiển PMLSM một bộ điều khiển mờ cùng với bộ chỉnh định thông số luật mờ được thiết kế cho vòng điều chỉnh vị trí hệ thống điều khiển PMLSM để chống lại sự ảnh hưởng của tính chất của hệ và tải ngoài. FPGA sử dụng phương pháp graph trạng thái lập trình để thực thi bộ điều khiển trên và ngôn ngữ mô tả phần cứng dùng để mô tả sơ đồ graph trạng thái. Cuối cùng hệ thống thực nghiệm được xây dựng để kiểm nghiệm tính hiệu quả của thiết kế cho kết quả tốt. Từ khóa: Mảng cổng lập trình được dạng trường (FPGA); bộ điều khiển mờ - nơ ron (NFC); động cơ đồng bộ tuyến tính nam châm vĩnh cửu (PMLSM); graph trạng thái (FSM); ngôn ngữ mô tả phần cứng (VHDL) MỞ ĐẦU* Động cơ đồng bộ tuyến tính ngày càng được sử dụng phổ biến trong lĩnh vực tự động hóa do độ chính xác cao, đáp ứng nhanh. Tuy nhiên do PMLSM không có vitme và đai ốc nên tải trọng thay đổi trong quá trình chuyển động sẽ ảnh hưởng tới chất lượng vị trí điều chỉnh. Để giải quyết vấn đề này nhiều kỹ thuật điều khiển thông minh như: điều khiển mờ, điều khiển nơ ron,..đã được ứng dụng. Mặc dù bộ điều khiển mờ - nơ ron (NFC) hay bộ điều khiển mờ (FC) cần rất nhiều phép tính nhưng bộ xử lý tín hiệu số DSP và mảng lập trình được dạng trường FPGA có thể đáp ứng được. Đặc biệt FPGA với đặc điểm lập trình cứng, khả năng tính toán nhanh, chu trình thiết kế ngắn, công suất tiêu thụ thấp thích hợp hơn DSP để thực thi hệ thống số. Trước đây đã thiết kế bộ điều khiển mờ tự kiểm soát hoạt động trên rô bốt hay bộ điều khiển mờ trượt cho động cơ đồng bộ tuyến tính đều thực thi trên FPGA. Nhưng do cơ chế suy luận mờ xử lý song song nên tiêu tốn rất nhiều tài nguyên của FPGA, vì vậy mà số luật hợp thành hữu hạn sẽ được sử dụng. Để giải * Tel: 0982 917093, Email: toancd@epu.edu.vn quyết vấn đề tài nguyên trong FPGA, phương pháp biểu đồ trạng thái FSM cùng với bộ nhân, bộ cộng, so sánh và thanh ghi,sẽ được sử dụng trong bài báo. Do biểu đồ trạng thái FSM thuộc nhóm phương pháp xử lý tuần tự cho nên tài nguyên sử dụng sẽ giảm đáng kể. Bài báo này sử dụng một chip FPGA là Altera Stratix II EP2S60F672C5 có 48,352 ALUTs, tối đa 492 user I/O pins, 36 DSP blocks, 2.544.192 bít of Ram và một Nios II processor được nhúng trong FPGA. Sau cùng hệ thống thực nghiệm bao gồm một bo mạch FPGA, một bộ biến đổi và một PMLSM sẽ được tạo ra để kiểm nghiệm tính chính xác của thiết kế. CẤU TRÚC BỘ ĐIỀU KHIỂN MỜ - NƠ RON TRÊN CƠ SỞ FPGA Kiến trúc nội của NFC trên FPGA bao gồm bộ phận chỉ định vị trí, NFC cho vòng điều khiển vị trí, bộ điều khiển tỷ lệ (P) cho vòng điều chỉnh tốc độ và bộ điều khiển véc tơ dòng cho PMLSM tất cả thực thi trên một FPGA. Mô hình toán học của PMLSM Mô hình động của một PMLSM điển hình được mô tả trên trục tọa độ động bộ như sau: Chu Đức Toàn Tạp chí KHOA HỌC & CÔNG NGHỆ 122(08): 9 - 14 10 d d q d q d d sd v L ix L L i L R dt di 1     (1) p q f d d qdp q dq x L v L i Lq Rs ix L L dt di .. 1       (2) Trong đó vd, vq là thành phần điện áp trên trục d và q Id, iq là thành phần dòng điện trên trục d và q Ld, Lq là thành phần điện cảm trên trục d và q px .  là tốc độ dịch chuyển τ là bước cực Lực điện từ được tính như sau: qdqde iiLLF ])[( 2 3     (3) Vòng điều khiển dòng của PMLSM dựa trên cơ sở điều chế véc tơ. Nếu chỉnh định id = 0 thì mô hình PMLSM sẽ được tách biệt, lúc đó điều khiển PMLSM sẽ trở lên dễ dàng giống động cơ tuyến tính một chiều. Sau khi đơn giản hóa và xem xet thành phần tải trọng cơ khí, mô hình của PMLSM là: qtqfe iKiF     2 3 (4) Với ftK    2 3  (5) Và phương trình đặc tính cơ của PMLSM là: dt dx B dt xd MFF p m p mLe  2 2 (6) Trong đó Fe, Kt, Mm, Bm, FL tương ứng là lực điện từ, hằng số lực, tổng khối lượng của các thành phần dịch chuyển, hệ số ma sát nhớt và ngoại lực. NFC trong vòng điều chỉnh vị trí Cấu trúc của NFC bao gồm một FC, bộ chỉnh định tham số trên cơ sở RBF NN, được mô tả chi tiết như sau: Bộ điều khiển mờ FC: Sai lệnh bám và sự thay đổi sai lệnh được định nghĩa là: )()()( kxkxke pm  (7) )1()()(  kekeke (8) e, de, uf tương ứng là đầu vào và đầu ra của FC. Thiết kế của FC như sau:\ - Cho e, de là các biến đầu vào của FC và các biến ngôn ngữ là E và dE. Tập mờ của E và dE theo thứ tự là {A0, A1, A2, A3, A4, A5, A6} và {B0, B1, B2, B3, B4, B5, B6}.Các hàm thuộc này đều là hàm tam giác đối xứng. - Tính toán giá trị hàm thuộc ứng với các đầu vào e và de. Ta thấy với bất kỳ giá trị đầu vào nào thì luôn chỉ có hai hàm thuộc cho giá trị khác 0, được tính như sau: 2 )( 1 ee e iAi    ; )(1)( 1 ee ii AA    (9) - Lựa chọn luật mờ ban đầu từ đặc tính đáp ứng động học như: IF e is Ai and ∆e is Bj THEN uf is cj,i (10). Trong đó I và j = 0 – 6, Ai và Bj là các số mờ, cj,i là các số thực. - Bộ điều khiển FC trong bài báo sử dụng bộ mờ hóa singleton, luật suy luận Prod, phương pháp giải mờ trọng tâm. Mặc dù có tổng cộng 49 luật hợp thành nhưng chỉ có 4 luật có đầu ra khác 0. Vì vậy (10) có thể thay thế bởi biểu thức (11). mn, 1i in 1j jm * nm,1i 1n 1j jm B * A 1i in 1j jm B * Anm, f dcΔ (de)μ(e)μ (de)μ(e)[μc de)(e,u mn mn                 (11) Hình 1. Sơ đồ khối điều khiển của PMLSM Kt mm BSM  1 S 1 Xp FL Fe - + i*q Chu Đức Toàn Tạp chí KHOA HỌC & CÔNG NGHỆ 122(08): 9 - 14 11 Hình 2. Mạng RBF NN Mạng nơ ron RBF NN: Mạng RBF trong bài báo gồm có 3 lớp: 1 lớp vào, 1 lớp ẩn và 1 lớp đầu ra. Mạng RBF có 3 đầu vào u(k), xp(k-1) và xp(k-2). Dạng véc tơ: T pp kxkxkuX )]2(),1(),([  (12) Hàm đa biến Gauss dùng làm hàm kích hoạt trong lớp ẩn: qr cX xh r r r ...4,3,2,1, 2 exp)( 2 2             (13)  Trrrr cccc 321 ,, Đầu ra của mạng RBF là:    q r rrrbf hwx 1 (14) Trong đó rbfx là các giá trị đầu ra; wr, hr là các trọng số và đầu ra của nơ ron thứ r. Hàm năng lượng sai số: 22 2 1 )( 2 1 nnprbf exxJ  (15) Theo phương pháp ngược hướng gradient thì trọng số, tâm hàm và bề rộng hàm được huấn luyện bằng công thức: )()()()1( khkekwkw rnnrr  (16) )( )()( )()()()()1( 2 k kckX kwkhkekckc r rss rrnnrsrs     (17) )( )()( )()()()()1( 3 2 k kckX kwkhkekk r rs rrnnrsrs     (18) Trong đó r = 1, 2, 3,q; s = 1, 2, 3; η là hệ số huấn luyện. r r r q r r rbf u p kuc hw u xx 2 1 1 )(           (19) Bộ điều chỉnh thông số cho FC Phương pháp ngược hướng gradient được sử dụng để điều chỉnh FC. Hiệu chỉnh thông số FC nhằm cực tiểu hóa bình phương sai lệnh giữa vị trí dịch chuyển và đầu ra của mô hình tham chiếu. Hàm năng lượng sai số: 22 )( 2 1 2 1 pme xxeJ  (20) Các tham số cm,n được điều chỉnh như sau: nm e nm c J c , ,     (21) m = j, j+1; n=i, i+1; α là hệ số hiệu chỉnh, vi phân của Je là: nm f f p nm e c u u x e c J ,,        (22) Ta có: mn nm f d kc ku , , )( )(    (23) sử dụng công thức Jacobi (19) suy ra: 2 1 1 )( )()( r r r q r rip rbf ip f p kuc hwKK u x KK u x           (24) thay (23), (24) vào (22) ta có công thức hiệu chỉnh các tham số cm,n sau: 2 1 1 ,, )( ))(()( r r q r rrmnipnm kuc hwdKKkekc       (25) Với m = j, j+1; n = i, i+1. Cấu trúc nội của FPGA điều khiển PMLSM được đề xuất là: FPGA là Altera Stratix II EP2S60F672C5 có 48352 ALUTs, tối đa 718 cổng vào/ra, một bộ xử lý nhúng Nios II tạo lên một SoPC. Trong đó IP điều khiển bao gồm NFC điều chỉnh vị trí, bộ điều chỉnh tốc độ P, bộ điều khiển dòng và bộ biến đổi tọa độ, bộ điều chế véc tơ không gian... xrbf Σ u(k) xp(k-1) xp(k-2) + - enn h1 w1 h2 w2 hq wq Lớp đầu vào Lớp ẩn Lớp đầu ra xp(k) Chu Đức Toàn Tạp chí KHOA HỌC & CÔNG NGHỆ 122(08): 9 - 14 12 Hình 3. Mô hình thực nghiệm Một biểu đồ trạng thái dùng để mô tả NFC và bộ điều khiển P: sử dụng các bộ cộng, bộ nhân, các thanh ghi..., thao tác qua 111 bước để tính toán tất cả các phép toán. Toàn bộ thuật toán được viết bằng ngôn ngữ mô tả phần cứng VHDL. Tất cả các bước tính toán từ S0 đến S5 để tính toán đầu ra của mô hình tham chiếu; S6 đến S8 tính toán tốc độ và sai lệnh vị trí và sự thay đổi sai lệnh; S9 đến S22 tính toán bộ điều khiển mờ; S23 đến S27 tính toán tốc độ và dòng điện chỉ thị; S28 đến S104 tính toán trong RBF NN, công thức Jacobi; cuối cùng S105 đến S111 điều chỉnh các tham số của FC. Mỗi bước tính toán thực hiện trong 40ns (25MHz). Tổng thời gian thực hiện 111 bước tính là 4.44μs. Bộ xử lý nhúng Nios II thực hiện tính toán chỉ thị chuyển động, bao gồm chương trình chính và chương trình phục vụ ngắt ISR với chu kỳ 2ms. Toàn bộ chương trình phần mềm này được viết bằng ngôn ngữ C. Toàn bộ tài nguyên thiết kế là 19225 ALUTs và 301 056 RAM bit, chiếm 57,3% ALUTs và 13,6% RAM của Stratix II EP2S60F672C5. KẾT QUẢ THỰC NGHIỆM Sơ đồ mô hình thực nghiệm hình 3 bao gồm: một chip FPGA, một bộ biến đổi nguồn áp sử dụng IGBT và một PMLSM được chế tạo bởi Baldor. Một số thông số về động cơ như: Rs = 27 Ω, Ld = Lq=23,3mH, Kt=79,9 N/A. Điện áp đầu vào là 220V, dòng điện liên tục 1,6A, dòng điện cực đại 4,8A và công suất 54W. Tốc độ và gia tốc cực đại là 4m/s và 4g. Khối lượng dịch chuyển 2,5 kg, tải trọng tối đa lên 22,5 kg. Cảm biến vị trí là một encoder tuyến tính với độ phân giải 5μm được gắn trên PMLSM, bước cực 30,5 mm. Bộ biến đổi gồm 3 IGBT lên tới 600V; điện áp cổng phát ±20V. Mạch điều khiển cổng IGBT sử dụng IC toshiba TLP250. Tín hiệu vào bộ biến đổi là tín hiệu PWM từ FPGA. Tần số trích mẫu trong vòng điều chỉnh dòng điện, tốc độ và vị trí theo trình tự là 16KHz, 2KHz, 2KHz. Mô hình tham chiếu là một khâu bậc hai với tần số dao động riêng là 20 rad/s và hệ số tắt dần là 1. Các kết quả đồ thị hình 4, 5, 6. Hình 4. Đáp ứng bậc thang trong 3 trường hợp: a) FC khi phụ tải 0 kg; b) FC khi phụ tải 11 kg; c) NFC khi phụ tải 11 kg. Chu Đức Toàn Tạp chí KHOA HỌC & CÔNG NGHỆ 122(08): 9 - 14 13 Hình 5. Đáp ứng của hệ với tín hiệu vào hình sin khi sử dụng FC Hình 6. Đáp ứng của hệ với tín hiệu vào hình sin khi sử dụng NFC Hình 4 là đáp ứng bước nhảy của hệ trong trường hợp sử dụng bộ điều khiển FC và bộ điều khiển mờ - nơ ron (NFC). Tín hiệu đầu vào là một xung vuông với tần số 0.5 Hz, biên độ 0-10mm và 25-35 mm. Khi sử dụng bộ điều khiển mờ, trong trường hợp có phụ tải 0 kg hệ thống cho đáp ứng động học tốt với thời gian lên 0.2s, không có độ quá điều chỉnh, sai lệnh tĩnh gần như bằng 0 (hình 4a). Khi có phụ tải 11kg, kết quả cho thấy đáp ứng động học xấu đi với độ quá điều chỉnh lên tới 19.5% (hình 4b). Kết quả này cải thiện nhiều hưn khi sử dụng bộ điều khiển mờ - nơ ron (hình 4c). Hình 5 và hình 6 cho thấy đáp ứng tần số và sai lệnh bám trong trường hợp sử dụng bộ điều khiển FC và bộ điều khiển NFC với phụ tải 11kg. Tín hiệu đầu vào hình sin với biên độ là 10mm, tần số biến đổi từ 1 Hz tới 3 Hz. So với kết quả sử dụng FC, trường hợp sử dụng NFC cho sai lệnh bám chỉ bằng 0.35 lần. KẾT LUẬN Bài báo đã thiết kế bộ điều khiển mờ - nơ ron kết hợp FPGA để đồng thời cho việc nhận dạng và điều khiển PMLSM. Các bước thực hiện bao gồm: thiết kế hệ thống và tích hợp toàn bộ thiết kế trên một FPGA. Các kết quả thực nghiệm hình 4, 5 và 6 cho thấy điều khiển PMLSM cho độ chính xác cao. TÀI LIỆU THAM KHẢO 1. Chin-Teng Lin and C.S. George Lee; Neural Fuzzy Systems; Prentice-Hall International (1996). 2. Duane Hanselman-Bruce Littlefield, Mastering Matlab A Comprehensive Tutorial and Refecence (1996). 3. Nguyễn Trọng Thuần, Đỗ Trung Hải; Ứng dụng lý thuyết mờ và mạng nơ ron để nhận dạng động học hệ có tính phi tuyến mạnh; Tạp chí Khoa học và Công nghệ các Trường Đại học Kỹ thuật, số 60, trang 21-26 (2007). Chu Đức Toàn Tạp chí KHOA HỌC & CÔNG NGHỆ 122(08): 9 - 14 14 SUMMARY ON APPLICATION OF THE NEURO – FUZZY NETWORK WITH FPGA CONTROL LINEAR SYNCHRONOUS MOTOR Chu Duc Toan* Electric Power University Based on the technology of filed programmable gate array FPGA, a realization of fuzzy control (FC) sytem with radial basis function neural network (RBF NN) tuning is presented to a permanent magnet linear synchronous motor (PMLSM) drive is defined, then to increase the performatic model of the PMLSM drive system and FC constructed by a fuzzy basis function and its parameter adjustable mechanism using RBF NN is applied to the position control loop of the PMLSM drive system to cope with the effect of the system dynamic uncertainty and the external load. Secondly FPGA by using finite state machine FSM method is presented to realise the aforementioned contrillers and VHSIC hardware description language (VHDL) is adopted to describe the circuit of the FSM. Finally, an experimental system is established to verify the effectiveness of the proposed FPGA – based neural fuzzy control system for PMLSM and some experimental rsults are confirmed theoretically. Keywords: field programmable gate array (FPGA); neural fuzzy controller (NFC); permanent magnet linear synchronous motor (PMLSM); finite state machine (FSM); VHSIC hardware descripton language (VHDL) Ngày nhận bài:31/3/2014; Ngày phản biện:10/4/2014; Ngày duyệt đăng: 25/8/2014 Phản biện khoa học: PGS.TS Đỗ Đức Giáo – Trường Đại học Công nghệ - ĐH Quốc gia Hà Nội * Tel: 0982 917093, Email: toancd@epu.edu.vn