Hướng dẫn sử dụng Usb – Jtag cable fpga xilinx

Giới thiệu tổng quát USB– JTAG Cable có ưu thế giao tiếp với máy tính qua cổng USB và chỉ cần một cáp duy nhất. Điều này giúp cho người lập trình rất dễ dàng trong việc nạp chương trình cho FPGA. Ngoài ra, cáp còn cho phép nạp với tốc độ nhanh. Cáp được thiết kế hoàn toàn phù hợp với FPGA Challenge Kit. Ngoài ra, người dùng có thể sử dụng cáp cho các board FPGA có cổng JTAG phù hợp khác. Các đặc tính cơ bản · Giao tiếp với máy tính thông qua cổng USB · Hỗ trợ JTAG theo chuẩn IEEE 1149.1 · Download chương trình cho FPGA của Xilinx với tốc độ nhanh Một số dòng sản phẩm được hỗ trợ USB– JTAG Cable cho phép nạp file .bit xuống các dòng FPGA sau: · Spartan-3 · Spartan-3E

doc16 trang | Chia sẻ: tlsuongmuoi | Lượt xem: 2820 | Lượt tải: 2download
Bạn đang xem nội dung tài liệu Hướng dẫn sử dụng Usb – Jtag cable fpga xilinx, để tải tài liệu về máy bạn click vào nút DOWNLOAD ở trên
Hướng dẫn sử dụng USB – JTAG Cable FPGA Xilinx Tháng 5, 2009 Version 0.1 Nội dung Chương 1: Giới thiệu USB – JTAG Cable FPGA Xilinx Giới thiệu tổng quát Yêu cầu phần cứng và phần mềm Chương 2: Quy trình cài đặt Chương 3: Nạp chương trình Hình vẽ Hình 1.1: LPT – JTAG Cable Hình 2.1: Cửa sổ cài đặt chương trình Adept Hình 2.2: Chuẩn bị cho việc cài đặt chương trình Hình 2.3: Các thao tác trong quá trình cài đặt chương trình Adept Runtime Hình 2.4: Kết thúc việc cài đặt chương trình Adept Runtime Hình 2.5: Cài đặt chương trình Adept Hình 2.6: Kết thúc quá trình cài đặt chương trình nạp Hình 2.7: Kết nối USB – JTAG Cable với máy tính lần đầu Hình 2.8: Cài đặt driver cho USB – JTAG Cable Hình 2.9: Hoàn thành việc cài đặt driver cho USB – JTAG Cable Hình 3.1: Chọn file cần nạp cho board FPGA Hình 3.2: Nạp chương trình cho board FPGA Hình 3.3: Thông báo lỗi xung clock trong khi nạp Hình 3.4: Thay đổi tùy chọn xung clock trong chương trình ISE Chương 1 Giới thiệu USB – JTAG Cable FPGA Xilinx Giới thiệu tổng quát USB– JTAG Cable có ưu thế giao tiếp với máy tính qua cổng USB và chỉ cần một cáp duy nhất. Điều này giúp cho người lập trình rất dễ dàng trong việc nạp chương trình cho FPGA. Ngoài ra, cáp còn cho phép nạp với tốc độ nhanh. Cáp được thiết kế hoàn toàn phù hợp với FPGA Challenge Kit. Ngoài ra, người dùng có thể sử dụng cáp cho các board FPGA có cổng JTAG phù hợp khác. Các đặc tính cơ bản Giao tiếp với máy tính thông qua cổng USB Hỗ trợ JTAG theo chuẩn IEEE 1149.1 Download chương trình cho FPGA của Xilinx với tốc độ nhanh Một số dòng sản phẩm được hỗ trợ USB– JTAG Cable cho phép nạp file .bit xuống các dòng FPGA sau: Spartan-3 Spartan-3E Mô tả sản phẩm USB– JTAG Cable Cable nối với máy tính qua cổng USB và nối với board FPGA qua đầu JTAG 6 chân như trong hình 1.1. Hình 1.1: USB – JTAG Cable Yêu cầu phần cứng và phần mềm Phần cứng Máy tính phải có cổng USB cái Phần mềm Hệ điều hành Window Chương trình ISE của Xilinx để lập trình cho FPGA Chương trình Adept của Digilent được cung cấp miễn phí kèm theo Chương 2: Quy trình cài đặt Cài chương trình nạp Adept Chương trình nạp Adept được cung cấp miễn phí bởi Digilent. Chương trình này có thể được dùng một cách hoàn toàn phù hợp với USB – JTAG Cable để nạp chương trình cho FPGA. Các bước cài đặt chương trình được mô tả cụ thể dưới đây. Bước 1: Đầu tiên, chúng ta chạy chương trình cài đặt DAS(x86)2-0-7.exe. Click vào button “Next” trên cửa sổ cài đặt của chương trình như trong hình 2.1. Hình 2.1: Cửa sổ cài đặt chương trình Adept Bước 2: Chọn option “I accept the terms of the licence agreement” rồi click “Next” như trong hình 2.2 (a). Việc cài đặt bao gồm hai chương trình, Adept Runtime và Adept. Đầu tiên, chương trình Adept Runtime được cài đặt. Click “Next” để tiếp tục như trong hình 2.2 (b). (a) (b) Hình 2.2: Chuẩn bị cho việc cài đặt chương trình Bước 3: Chọn đường dẫn tới vị trí mà chúng ta muốn, sau đó click “Install” để bắt đầu quá trình cài đặt như trong hình 2.3 (a), (b). Khi có thông báo warning của Window thì chọn “Continue Anyway” như trong hình 2.3 (c) để tiếp tục cài đặt. (a) (b) (c) Hình 2.3: Các thao tác trong quá trình cài đặt chương trình Adept Runtime Bước 4: Việc cài đặt Adept Runtime đã hoàn tất. Click “Finish” để đóng cửa sổ cài đặt như trong hình 2.4. Hình 2.4: Kết thúc việc cài đặt chương trình Adept Runtime Bước 5: Chúng ta tiếp tục cài đặt chương trình Adept. Click “Intall” như trong hình 2.5 để bắt đầu quá trình cài đặt. Hình 2.5: Cài đặt chương trình Adept Bước 6: Việc cài đặt đã hoàn tất. Click “Finish” như trong hình 2.6 sẽ kết thúc tòan bộ quá trình cài đặt. Hình 2.6: Kết thúc quá trình cài đặt chương trình nạp Cài driver cho USB – JTAG Cable Khi cắm USB – JTAG cable vào máy tính qua cổng USB lần đầu, Window sẽ hiển thị thông báo “Found New Hardware” như trong hình 2.7. Để có thể sử dụng cáp, chúng ta cần cài đặt driver cho nó. Quá trình cài driver được diễn tả cụ thể dưới đây. Hình 2.7: Kết nối USB – JTAG Cable với máy tính lần đầu Bước 1: Chọn option “Install the software automatically” thì máy tính sẽ tự động tìm driver cho USB – JTAG Cable như trong hình 2.8 (a) và (b). Khi có thông báo warning của Window, chọn “Continue Anyway” như trong hình 2.8 (c) để tiếp tục quá trình cài driver. (a) (b) (c) Hình 2.8: Cài đặt driver cho USB – JTAG Cable Bước 2: Kết thúc quá trình cài đặt, click “Finish” để đóng cửa sổ wizard như hình 2.9 (a). Window hiển thị thông báo như trong hình 2.9 (b). Bây giờ, USB – JTAG Cable đã sẵn sàng để sử dụng. (a) (b) Hình 2.9: Hoàn thành việc cài đặt driver cho USB – JTAG Cable Chương 3: Nạp chương trình Sau khi cài đặt chương trình nạp và cài driver cho USB – JTAG Cable, chúng ta có thể sử dụng chương trình Adept để nạp file .bit cho FPGA. Việc nạp chương trình được mô tả cụ thể dưới đây. Bước 1: Để chọn file cần nạp, chúng ta click vào button “Browse …” và chọn đường dẫn tới file đó như trong hình 3.1. Hình 3.1: Chọn file cần nạp cho board FPGA Bước 2: Sau đó, click “Program” để bắt đầu nạp chương trình. Khi nạp thành công sẽ có dòng thông báo bên dưới như trong hình 3.2. Hình 3.2: Nạp chương trình cho board FPGA Lưu ý Khi nạp chương trình cho board FPGA có thể sẽ nhận được thông báo lỗi như trong hình 3.3. Chúng ta chọn “Yes” để tiếp tục nạp. Hình 3.3: Thông báo lỗi xung clock trong khi nạp Lỗi này sinh ra do trong chương trình ISE mặc định chọn xung “CCLK” làm xung đồng bộ cho mạch nạp. Để tránh lỗi này, cần thay đổi tùy chọn của ISE như trong hình 3.4. Hình 3.4: Thay đổi tùy chọn xung clock trong chương trình ISE Tùy trường hợp board FPGA có sử dụng ROM hay không mà chương trình nạp sẽ nhận ra một hay hai thiết bị. Hình 3.1 và 3.2 nêu rõ sự khác biệt này. Chúng ta có thể chọn nạp chương trình cho mỗi thiết bị.

Các file đính kèm theo tài liệu này:

  • docHướng dẫn sử dụng USB – JTAG Cable FPGA Xilinx.doc
Tài liệu liên quan