Giáo trình Mô đun Kỹ thuật xung số (Nghề: Điện tử công nghiệp - Trình độ: Trung cấp)

bọc nhựa/ L=15cm; D=1mm - Ổ tiếp nguồn/220V/5A - Kiểm tra SCR phải còn tốt. - VOM - IC, LED,R - Chính xác. - Cẩn thận. 2 Bố trí linh kiện lên test board. - Dựa vào sơ đồ nguyên lý để bố trí. - Linh kiện bố trí không được chồng chéo lên nhau. - Bố trí phù hợp để thuận tiện khi đấu dây. - Test board - Kìm - IC, LED,R - Chính xác. - Chắc chắn. - Thẫm mỹ. 3 Đấu dây. - Đấu dây đúng sơ đồ mạch điện. - Đi dây gọn, đảm bảo sự kết nối, dẽ sữa chửa. - Kìm - VOM - Dây điện - Chính xác. - Cực tính. - Chắc chắn. - Thẩm mỹ. 4 Kiểm tra, cấp nguồn và đo các thông số kỹ - Kiểm tra mạch hoạt động tốt - Cấp nguồn (UDC = 5V). - Lập bảng chân lý mô tả hoạt động - Kìm - VOM - Dây điện - Chính xác. - Cẩn thận. 104 thuật. của mạch theo mức điện áp trên các lối vào. - So sánh với bảng chân lý theo lý thuyết mô tả. 3.3.2. Lắp ráp Lắp ráp mạch theo quy trình: Bước 1: Chọn, kiểm tra linh kiện. Bước 2: Bố trí linh kiện lên test board. Bước 3: Đấu dây. Bước 4: Kiểm tra, cấp nguồn và đo các thông số kỹ thuật. 3.3.3. Vận hành - Chuẩn bị và kiểm tra các thiết bị, vật tư theo bảng thống kê. - Tìm hiểu về IC MUX 4-->1 (IC 74153 hoặc tương tương). Hình 4.38 Hình dáng 74153 + IC 74153 bên trong có chứa 2 mạch MUX 4-->1 + D1-0, D1-1, D1-2, D1-3 : là 4 lối vào cho tín hiệu của mạch MUX1 + D2-0, D2-1, D2-2, D2-3 : là 4 lối vào cho tín hiệu của mạch MUX2 + Y1 là lối ra cho tín hiệu của MUX1 + Y2 là lối ra cho tín hiệu của MUX2 + G1 là lối vào cho phép của MUX1 (có mức tích cực thấp - L) + G2 là lối vào cho phép của MUX2 (có mức tích cực thấp - L) + A1 , A0 là lối vào địa chỉ chung cho cả 2 mạch MUX - Lắp mạch, khảo sát nguyên lý hoạt động của mạch MUX 4-->1 + Khảo sát 1 trong 2 mạch MUX (chọn MUX1) + Kết nối các nguồn tín hiệu vào lối vào D1-0, D1-1, D1-2, D1-3 (các nguồn dao động xung 1 Hz, 10 Hz, 1 Khz ). + Đưa lối vào địa chỉ A1 A0 lần lượt lên mức cao (H) và xuống mức thấp (L) cho từng trường hợp. 105 + Quan sát đèn LED báo tín hiệu tại đầu ra Y1 (chân 7 IC) trong từng trường hợp ứng với A1 A0 = [ 00; 01; 10; 11 ]. - Lập bảng chân lý mô tả hoạt động của mạch theo mức điện áp trên các lối vào địa chỉ A1 A0 theo như trạng thái đã quan sát trên. Vào cho phép Vào địa chỉ Ra G1 A1 A0 Y1 Bảng 4.39 Khảo sát trạng thái vào ra - So sánh với bảng chân lý được lập với bảng chân lý theo lý thuyết mô tả. 4. Lắp ráp và khảo sát mạch phân kênh 4.1. Khái niệm 4.1.1. Mô hình tổng quát Hình 4.40a. Mô hình tổng quát phân kênh Mạch phân kênh là mạch có: - 1 đầu vào cho tín hiệu X. - n đầu vào điều khiển thường gọi là đầu vào địa chỉ (An-1,....., A1, A0). - 1 lối vào cho phép (En) - 2n-1 đầu ra cho tín hiệu (Y2n-1, ..... , Y2, Y1, Y0). 4.1.2 Nguyên tắc làm việc - Mạch chỉ làm việc khi có tín hiệu cho phép đưa vào tại lối vào En 106 - Hoạt động của mạch tương tự như mạch MUX, tức là tùy theo giá trị của n đầu vào điều khiển mà lối vào X sẽ được tiếp thông với lối ra Y j nào đó. Cụ thể là nếu giá trị nhị phân qui ra thập phân của n đầu vào điều khiển mà bằng j thì lối vào X sẽ được nối tới lối ra Yj đó (X=Yj). - Để hiểu rõ hơn điều này, ta coi mạch DEMUX tương đương với một chuyển mạch đầu vào K có 2n tiếp điểm đầu ra và chỉ 1 lối vào duy nhất. Hình 4.40b. Mô hình tổng quát phân kênh - Tại một thời điểm, chuyển mạch khóa K chỉ có thể kết nối đầu vào với một đầu ra nào đó. Sự chuyển mạch của khóa K chuyển đến đầu ra nào (Yj nào) là do các tín hiệu điều khiển mang tới, các tín hiệu điều khiển này mang thông tin về vị trí (địa chỉ) theo số thập phân của tiếp điểm lối ra nhưng dưới dạng mã nhị phân. Ví dụ: - Thông tin của các đầu vào điều khiển An-1,........ A1, A0 dưới dạng mã nhị phân được qui đổi thành thập phân là 6 (j = 6). - Chuyển mạch khóa K sẽ nối tới Y6, như vậy đầu vào X đã được tiếp thông tới đầu ra Y6 (X = Y6). - Bảng chân lý tổng quát: Số thập phân Vào địa chỉ Vào tín hiệu Y An-1 ... A2 A1 A0 0 0 ... 0 0 1 Y0 1 0 ... 0 1 0 Y1 ... ... ... ... ... ... ... j ... ... ... ... ... Yj ... ... ... ... ... ... ... 2n-1 1 ... 1 1 1 Y2n-1 Bảng 4.41 Trạng thái tổng quát phân kênh 4.2. Phân tích mạch phân kênh 107 4.2.1. Mạch phân kênh 1 sang 2 4.2.1.1. Sơ đồ tổng quát Hình 4.42 Sơ đồ tổng quát phân kênh 1 sang 2 - Mạch có lối vào cho tín hiệu X. - Có 1 đầu vào địa chỉ A. - Có 1 đầu vào cho phép En - Có 2 lối ra cho tín hiệu Y1, Y0 4.2.1.2. Nguyên lý làm việc - Mạch chỉ làm việc khi có tín hiệu cho phép đưa vào tại lối vào En ( En = 1) - Tại thời điểm nào đó, cho tín hiệu địa chỉ A=0, khi đó chuyển mạch khóa K sẽ nối đầu vào X tới đầu ra Y0 --> X = Y0. - Nếu cho tín hiệu địa chỉ A=1, khi đó chuyển mạch khóa K sẽ nối đầu vào X tới đầu ra Y1 --> X = Y1. - Bảng chân lý: Vào cho phép Vào địa chỉ Ra tín hiệu En A Y1 Y0 0 x 0 0 1 0 X 0 1 1 0 X Bảng 4.43 Trạng thái vào ra phân kênh 1 sang 2 - Biểu thức hàm: - Mạch logic: 108 Hình 4.44 sơ đồ logic 1 sang 2 4.2.1.3. Lắp ráp, khảo sát mạch phân kênh 1 tới 2 (DEMUX 1-->2) * Bảng thiết bị, vật tư TT Thiết bị - Vật tư Thông số kỹ thuật Số lượng 1 Máy thực tập số ED-1100A 1máy / nhóm 2 IC số chứa cổng NOT IC 7404 hoặc tương đương 1 IC/ nhóm 3 IC số chứa cổng AND IC 7408 hoặc tương đương 1 IC/ nhóm 4 Dây cắm đấu nối bọc nhựa L=15cm; D=1mm 1 bộ / nhóm 5 Ổ tiếp nguồn 220V/5A 1 bộ/ 4 nhóm Bảng 4.45 Thiết bị, vật tư * Thực hiện. - Chuẩn bị và kiểm tra các thiết bị, vật tư theo bảng thống kê. - Chuyển sơ đồ sử dụng cổng AND 3 đầu vào thành công AND 2 đầu vào. - Lắp mạch, khảo sát nguyên lý hoạt động của mạch DEMUX 1-->2. + Phân định IC cho các cổng logic trong sơ đồ (IC1 = 7404 ; IC2 = 7408). + Phân định cổng logic trong từng IC + Kết nối nguồn tín hiệu vào lối vào X ( nguồn dao động xung 1 Hz hoặc 10 Hz trên máy). + Đưa lối vào địa chỉ A lần lượt lên mức cao (H) và xuống mức thấp (L). + Quan sát đèn LED báo tín hiệu tại các đầu ra của IC2 (chân 8 và chân 11) trong từng trường hợp ứng với A = 0 và A =1 - Lập bảng chân lý mô tả hoạt động của mạch theo mức điện áp trên các lối vào địa chỉ A theo như trạng thái đã quan sát trên. - So sánh với bảng chân lý được lập với bảng chân lý theo lý thuyết mô tả. 109 Hình 4.46 sơ đồ logic 1 sang 2 Vào cho phép Vào địa chỉ Ra tín hiệu En A Y1 Y0 Bảng 4.47 Khảo sát trạng thái vào ra phân kênh 1 sang 2 4.2.2. Mạch phân kênh 1 sang 4 (DEMUX 1-->4) 4.2.2.1. Sơ đồ tổng quát Hình 4.48 Sơ đồ tổng quát phân kênh 1 sang 4 - Mạch có 1 lối vào duy nhất cho tín hiệu là X. - Có 2 đầu vào địa chỉ A1, A0. - Có 1 lối vào cho phép En - Có 4 lối ra cho tín hiệu Y3, Y2, Y1, Y0. 4.2.2.2. Nguyên lý làm việc - Tùy theo giá trị của 2 đầu vào điều khiển A1, A0 mà lối vào X sẽ được tiếp thông với lối ra Yj nào đó. - Ví dụ: Nếu cho giá trị nhị phân A1 A0 = 10 khi đó lối vào X sẽ được nối tới Y2 (X 110 = Y2). - Bảng chân lý: Vào cho phép Vào địa chỉ Ra tín hiệu En A1 A0 Y3 Y2 Y1 Y0 0 x x 0 0 0 0 1 0 0 0 0 0 X 1 0 1 0 0 X 0 1 1 0 0 X 0 0 1 1 1 X 0 0 0 Bảng 4.49 Trạng thái vào ra phân kênh 1 sang 4 - Biểu thức hàm: - Mạch logic: Hình 4.50 Sơ đồ logic phân kênh 1 sang 4 4.3. Lắp ráp mạch 4.3.1. Xây dựng quy trình T T NỘI DUNG THỰC HIỆN YÊU CẦU KỸ THUẬT TB-DC-VT CHÚ Ý 1 Chọn, kiểm - Máy thực tập số/ED-1100A - VOM - Chính xác. 111 tra linh kiện. - IC DEMUX 1-->4/ IC 74155 - LED, R - Dây cắm đấu nối bọc nhựa L=15cm; D=1mm - Ổ tiếp nguồn 220V/5A - Kiểm tra led, R, IC phải còn tốt. - led xanh, đỏ, vàng - 220Ω. - 74155 - Cẩn thận. 2 Bố trí linh kiện lên test board. - Dựa vào sơ đồ nguyên lý để bố trí. - Linh kiện bố trí không được chồng chéo lên nhau. - Bố trí phù hợp để thuận tiện khi đấu dây. - Test board - Kìm - led xanh, đỏ, vàng - 220Ω. - 74155 - Chính xác. - Chắc chắn. - Thẫm mỹ. 3 Đấu dây. - Đấu dây đúng sơ đồ mạch điện. - Đi dây gọn, đảm bảo sự kết nối, dẽ sữa chửa. - Kìm - VOM - Dây điện - Chính xác. - Cực tính. - Chắc chắn. - Thẩm mỹ. 4 Kiểm tra, cấp nguồn và đo các thông số kỹ thuật. - Kiểm tra mạch hoạt động tốt - Cấp nguồn (UDC = 5V). - Lập bảng chân lý mô tả hoạt động của mạch theo mức điện áp trên các lối vào. - So sánh với bảng chân lý theo lý thuyết mô tả. - Kìm - VOM - Dây điện - Chính xác. - Cẩn thận. 4.3.2. Lắp ráp - Chuẩn bị và kiểm tra các thiết bị, vật tư theo bảng thống kê. - Tìm hiểu IC DEMUX 1-->4 (IC 74155 hoặc tương đương). + IC 74155 bên trong có chứa 2 mạch DEMUX 1-->4 + D1 : là lối vào cho tín hiệu của mạch DEMUX1 + D2 : là lối vào cho tín hiệu của mạch DEMUX2 + Y1-3, Y1-2, Y1-1, Y1-0 : là 4 lối ra cho tín hiệu của DEMUX1 + Y2-3, Y2-2, Y2-1, Y2-0 : là 4 lối ra cho tín hiệu của DEMUX2 + G1 là lối vào cho phép của DEMUX1 (có mức tích cực thấp - L) + G2 là lối vào cho phép của DEMUX2 (có mức tích cực thấp - L) + A1 , A0 là lối vào địa chỉ chung cho cả 2 mạch DEMUX 112 Hình 4.51 Hình dáng 74155 Lắp ráp mạch theo quy trình: Bước 1: Chọn, kiểm tra linh kiện. Bước 2: Bố trí linh kiện lên test board. Bước 3: Đấu dây. Bước 4: Kiểm tra, cấp nguồn và đo các thông số kỹ thuật. 4.3.3. Vận hành + Khảo sát 1 trong 2 mạch DEMUX (chọn DEMUX1) + Kết nối nguồn tín hiệu vào lối vào D1 (nguồn dao động xung 1Hz hoặc 10Hz ). + Đưa lối vào địa chỉ A1 A0 lần lượt lên mức cao (H) và xuống mức thấp (L) cho từng trường hợp. + Quan sát đèn LED báo tín hiệu tại các đầu ra Y1-3, Y1-2, Y1-1, Y1-0 (chân 4; 5; 6; 7 của IC) trong từng trường hợp ứng với A1 A0 = [ 00; 01; 10; 11 ]. + Lập bảng chân lý mô tả hoạt động của mạch theo mức điện áp trên các lối vào địa chỉ A1 A0 theo như trạng thái đã quan sát trên. Vào cho phép Vào địa chỉ Ra tín hiệu G1 A1 A0 Y1-3 Y1-2 Y1-2 Y1-0 Bảng 4.52 Khảo sát trạng thái vào ra phân kênh 1 sang 4 + So sánh với bảng chân lý được lập với bảng chân lý theo lý thuyết mô tả. 113 CÂU HỎI ÔN TẬP Câu 1: Trình bày khái niệm, cấu trúc, phân tích mạch mã hóa, mã hóa, giải mã, phân kênh, dồn kênh? Câu 2: Hãy vẽ sơ đồ chân của IC mã hóa, mã hóa, giải mã, phân kênh, dồn kênh? YÊU CẦU ĐÁNH GIÁ KẾT QUẢ HỌC TẬP BÀI 4: Nội dung: + Về kiến thức: - Trình bày khái niệm, cấu trúc, phân tích mạch mã hóa, mã hóa, giải mã, phân kênh, dồn kênh. - Nhận dạng sơ đồ chân, hình dáng của IC mã hóa, mã hóa, giải mã, phân kênh, dồn kênh. + Về kỹ năng: - Đo, đọc, kiểm tra các linh kiện đúng yêu cầu kỹ thuật. - Lắp ráp, khảo sát được mạch đúng yêu cầu kỹ thuật. - Đo, kiểm tra được các thông số của mạch đúng yêu cầu kỹ thuật. + Về thái độ: Rèn luyện tính tỷ mỉ, chính xác, an toàn và vệ sinh công nghiệp Phương pháp: + Về kiến thức: Được đánh giá bằng phương pháp vấn đáp, tự luận. + Về kỹ năng: Được đánh giá bằng phương pháp thực hành. + Về thái độ: Rèn luyện tính tỷ mỉ, chính xác, an toàn và vệ sinh công nghiệp 114 Bài 5: Lắp ráp và khảo sát mạch đếm Giới thiệu: Trong bài này trình bày các khái niệm, cấu trúc, nguyên lý của các FF và nhận dạng được một số IC đếm. Đồng thời, thực hiện lắp ráp các mạch đếm dùng các IC đếm thông dụng. Mục tiêu: Sau khi học xong bài học này người học có khả năng: - Trình bày được khái niệm, cấu trúc, nguyên lý của các Flip - Flop. - Phân tích, nhận dạng sơ đồ chân, hình dáng của IC đếm. - Lắp ráp, khảo sát, vận hành được mạch đếm lên, xuống và mạch đếm dùng IC4017. - Rèn luyện tính nghiêm túc, cẩn thận, chính xác và khả năng làm việc nhóm trong công việc. Nội dung: 1. Các Flip – Flop 1.1. Khái niệm 1.1.1. Tổng quát Mạch số được chia làm hai loại: * Mạch tổ hợp (combinational circuits) là mạch tín hiệu chỉ phụ thuộc vào tín hiệu vào. Các phần tử cơ bản để xây dựng nên hệ tổ hợp là các mạch AND, OR, NAND, NOR. * Mạch dãy – Mạch tuần tự (sequential circuits) là mạch tín hiệu ra phụ thuộc không những vào tín hiệu vào mà còn phụ thuộc vào trạng thái trong của mạch, nghĩa là mạch có lưu trữ, nhớ các trạng thái. Để xây dựng mạch dãy ngoài, các mạch tổ hợp cơ bản như AND, OR, NAND, NOR còn cần phải có các phần tử nhớ. Các mạch này được gọi là các Flip-Flop (FF), chúng là các phần tử nhớ đơn bit vì có khả năng nhớ được một chữ số nhị phân. 1.1.2. Định nghĩa – Phân loại 1.1.2.1. Định nghĩa Flip-Flop (FF) là phần tử cco1 khả năng lưu trữ (nhớ) 1 trong 2 trạng thái 0 và 1. Flip-Flop (FF) có từ 1 đến một vài đầu vào điều khiển, có 2 đầu ra luôn luôn ngược nhau là Q và Q . Tùy từng loại FF do chế độ có thể còn có đầu vào xóa (thiết lập – “0” clear), đầu vào (thiết lập-“1”Preset). Ngoài ra FF còn thường hay có đầu vào đồng hồ (Clock). Sơ đồ khối tổng quát của một FF 115 Hình 5.1 Sơ đồ khối tổng quát của một FF Các ký hiệu tích cực như sau: Bảng 5.2 Ký hiệu tích cực 1.1.2.2. Phân loại Có nhiều cách phân loại FF. * Theo chức năng làm việc của các đầu vào điều khiển: hiện nay thường sử dụng loại FE một đầu vào D – FF, T – FF và loại FF hai đầu vào RS – FF và JK – FF, ngoài ra đôi khi còn có thể gặp loại FF nhiều đầu vào. * Theo cách làm việc ta có loại FF không đồng bộ và đồng bộ. Đối với loại không đồng bộ, các tín hiệu điều khiển vẫn điều khiển được hoạt động của FF đúng không cần tín hiệu đồng bộ. Ngược lại, ở loại FF đồng bộ các tín hiệu điều khiển chỉ điều khiển được hoạt động của FF khi và chỉ khi có tín hiệu đồng bộ và tín hiệu này tích cực. Loại đồng bộ này lại được chia làm loại đồng bộ thường và loại đồng bộ chủ - tớ (Master – Slave). Sơ đồ khối của phân loại của FF. 116 Hình 5.3 Sơ đồ khối của FF Nguyên lý hoạt động của FF * Ngõ ra chỉ thay đổi theo ngõ vào khi có tác động của xung Ck. * Khi không có tác động của xung Ck thì ngõ ra giữ nguyên. * Không đồng bộ là các tín hiệu điều khiển vẫn điều khiển được hoạt động của FF không cần tín hiệu đồng bộ. * Đồng bộ là các tín hiệu điểu khiển chỉ điều khiển được hoạt động của FF khi và chỉ khi có tín hiệu đồng bộ và tín hiệu này là tích cực. nếu đồng bộ này chia làm 2 loại( đồng bộ thường, đồng bộ chủ - tớ. 1.2. D – FF * Định nghĩa: D-FF là loại FF có một đầu vào điều khiển D. (delay-trễ: D) * Sơ đồ khối. Hình 5.4 Sơ đồ khối * Bảng trạng thái. D Q Q+ 0 0 0 0 1 0 1 0 1 117 1 1 1 Bảng 5.5 Trạng thái D-FF Phương trình đặc trưng của D-FF có dạng: Q+ = D * Bảng hoạt động Dn Qn +1 0 0 1 1 Bảng 5.6 Hoạt động D-FF Dn là giá trị của ngõ vào D ở xung thứ n. Qn +1 là giá trị của ngõ ra Q ở xung thứ n +1. * Bảng đầu kích cho D-FF. Hàng Q Q+ D 1 0 0 0 2 0 1 1 3 1 0 0 4 1 1 1 Bảng 5.7 Đầu vào kích cho D-FF Do đặc điểm của D-FF là tín hiệu ra ở điểm t +  t chính là tín hiệu vào ở thời điiểm t, nghĩa là Q+ = D. * Sơ đồ D-FF dùng NAND. Hình 5.8 Sơ đồ D-FF dùng NAND * Giản đồ dạng sóng của D-FF. Hình 5.9 Dạng sóng của D-FF 118 Nếu gọi  t là thời gian quá độ của mạch, thì D-FF là khâu trễ có thời gian trễ là  t. Đầu ra Q chính là sự trễ của đầu vào một khoảng thời gian  t. Chính vì vậy mà FF này có tên là D-FF. * Nhận xét. D-FF có thể làm việc ở chế độ đồng bộ và không đồng bộ vì với mỗi tập tín hiệu vào điều khiển D luôn luôn tồn tại ít nhất 1 trong các trạng thái ổn định. 1.3. T – FF * Định nghĩa: T-FF là loại FF có một đầu vào điều khiển T (Toggle –lật: T) * Sơ đồ khối. Hình 5.10 Sơ đồ khối * Bảng trạng thái. T Q Q+ 0 0 0 0 1 1 1 0 1 1 1 0 Bảng 5.11 Trạng thái T-FF Khi T = 0 thì FF giữ nguyên trạng thái cũ Q+ = Q Khi T = 1 thì FF lật trạng thái mới Q+ ≠ Q Phương trình đặc trưng của T-FF có dạng: Q+ = T Q + T Q * Bảng hoạt động Tn Qn +1 0 Qn 1 Q n Bảng 5.12 Hoạt động T-FF Tn là giá trị của ngõ vào kế tiếp. Qn +1 là giá trị của ngõ ra kế tiếp. * Bảng đầu kích cho T-FF. 119 Hàng Q Q+ T 1 0 0 0 2 0 1 1 3 1 0 1 4 1 1 0 Bảng 5.13 Đầu vào kích cho T-FF Khi T = 0, FF giữ nguyên trạng thái cũ, như vậy ứng với các trường hợp FF không thay đổi trạng thái: 0→0 và 1→1 thì T = 0 (hàng 1 và hàng 4). Ngược lại khi T = 1, FF sẽ lật trạng thái, như vậy với 2 trường hợp còn lại 0→1 và 1→0 thì T = 1. * Sơ đồ T-FF dùng NAND. Hình 5.14 Sơ đồ D-FF dùng NAND * Giản đồ dạng sóng của T-FF. Hình 5.15 Dạng sóng của T-FF Giả thiết rằng tín hiệu vào T tồn tại trong thời gian ∆t và δt là thời gian trễ của mạch. giả sử ban đầu của FF ở trạng thái 0, thì sau δt, FF sẽ lật lên trạng thái 1. Nếu tín hiệu vào T vẫn chưa kết thúc (tức là ∆t > δt ) thì mạch lại sẽ tiếp tục lật về trạng thái 0. Quá trình cứ tiếp tục như vậy cho đến khi đầu vào T trở về 0. Mạch ở trạng thái dao động. Khi kết thúc xung điều khiển T. Trong thực tế ∆t >> δt do vậy mạch luôn luôn ở trạng thái dao động khi T = 1. * Nhận xét. 120 T-FF không thể làm việc ở chế độ không đồng bộ vì mạch sẽ rơi vào trạng thái dao động nếu như tập tín hiệu vào là 1 với T-FF. T-FF chỉ có thể làm việc ở chế độ đồng bộ. 1.4. JK – FF * Định nghĩa: JK-FF là loại FF có hai đầu vào điều khiển JK. * Sơ đồ khối. Hình 5.16 Sơ đồ khối * Bảng trạng thái. Dòng J K Q Q+ 0 0 0 0 0 1 0 0 1 1 2 0 1 0 0 3 0 1 1 0 4 1 0 0 1 5 1 0 1 1 6 1 1 0 1 7 1 1 1 0 Bảng 5.17 Trạng thái JK-FF Phương trình đặc trưng của JK-FF có dạng: Q+ = J Q + K Q * Bảng hoạt động J K Qn +1 0 0 Qn 0 1 0 1 0 1 1 1 nQ Bảng 5.18 Hoạt động JK-FF - JK = 00, FF giữ nguyên trạng thái cũ: Q+ = Q - JK = 01, FF luôn luôn chuyển đến trạng thái 0: Q+ = 0 - JK = 10, FF luôn luôn chuyển đến trạng thái 1: Q+ = 1 121 - JK = 11, FF luôn luôn lật trạng thái 0: Q+ = Q * Bảng đầu kích cho JK-FF. Hàng Q Q+ J K 1 0 0 0 X 2 0 1 1 X 3 1 0 X 1 4 1 1 X 0 Bảng 5.19 Đầu vào kích cho JK-FF - Ở hàng thứ 1 khi Q → Q+ là 0→0, J = 0,K= X - Ở hàng thứ 4 khi Q → Q+ là 1→0, J = X, K= 0 Nhưng JK –FF không có tổ hợp tín hiệu vào cấm, khi J=K =1 FF lật trạng thái nên: - Ở hàng thứ 2 khi Q → Q+ là 0→1, J = 1, K= X - Ở hàng thứ 3 khi Q → Q+ là 1→0, J = X, K= 1 * Sơ đồ RS-FF dùng NAND. Hình 5.20 Sơ đồ JK-FF dùng NAND Các tín hiệu điều khiển JK chỉ tác động đến mạch khi Ck ở mức logic cao “H”, 2 tín hiệu xóa (Clear) và thiết lập (Preset) là những tín hiệu không đồng bộ, mức tích cực thấp “L”. Sự hồi tiếp từ đầu ra về đầu vào sẽ vào sẽ làm cho mạch dao động khi xung động bộ Ck và các tín hiệu điều khiển JK ở mức cao “H”. Hiện tượng này được gọi là hiện tượng đua vòng quanh và có thể gây nên chuyển biến sai nhầm của mạch. * Giản đồ dạng sóng của JK-FF. Hình 5.21 Dạng sóng của JK-FF 122 ∆t là khoãng thời gian tồn tại xung CK. Δt là thời gian quá độ của mạch. * Nhận xét. JK-FF không thể làm việc ở chế độ không đồng bộ vì mạch sẽ rơi vào trạng thái dao động nếu như tập tín hiệu vào là 11 với JK-FF. JK-FF chỉ có thể làm việc ở chế độ đồng bộ. 1.5. RS – FF * Định nghĩa: RS-FF là loại FF có hai đầu vào điều khiển RS là đầu vào đặt(thiết lập “1” - set) còn R là đầu vào xóa (reset) * Sơ đồ khối. Hình 5.22 Sơ đồ khối * Bảng trạng thái. Dòng S R Q Q+ 0 0 0 0 0 1 0 0 1 1 2 0 1 0 0 3 0 1 1 0 4 1 0 0 1 5 1 0 1 1 6 1 1 0 X 7 1 1 1 X Bảng 5.23 Trạng thái RS-FF Phương trình đặc trưng của RS-FF có dạng: Q+ = S + R Q * Bảng hoạt động R S Qn +1 0 0 Q 0 1 0 1 0 1 1 1 X Bảng 5.24 Hoạt động RS-FF 123 - Khi S = R = 0 FF giữ nguyên trạng thái cũ Q’ = Q. - Khi S = 0, R = 1, đầu vào xóa (Reset) có tín hiệu, FF sẽ chuyển đến trạng thái 0 nghĩa là Q’ = 0 dù rằng trước đó FF ở trạng thái 0 hay 1. - Khi S = 1, R = 0, đầu vào thiết lập “1” (set) có tín hiệu, FF sẽ chuyển đến trạng thái 1 nghĩa là Q+ = 1. - Tổ hợp tín hiệu vào R=S= 1 là tổ hợp tín hiệu vào cấm của RS-FF. Khi đó FF nhận được đồng thời 2 tín hiệu điều khiển thiết lập “1” (S=1) và xóa (R=1) trạng thái của FF sẽ không xác định. * Bảng đầu kích cho RS-FF. Hàng Q Q+ R S 1 0 0 X 0 2 0 1 0 1 3 1 0 1 0 4 1 1 0 X Bảng 5.25 Đầu vào kích cho RS-FF - Ở hàng thứ 1 khi Q = Q+ là 0→0 đầu vào S = 0 còn R có thể lấy giá trị tùy ý 0 hay 1 ta ký hiệu là X - Hàng thứ 4 khi Q → Q+ là 1→1 đầu vào R = 0 còn S lấy giá trị tùy ý X. - Khi FF thay đổi trạng thái 0 →1 thì R = 0, S = 1. - Cuối cùng khi FF chuyển từ 1→0 thì R = 1,S = 0. * Sơ đồ RS-FF dùng NAND. Hình 5.26 Sơ đồ RS-FF dùng NAND * Giản đồ dạng sóng của RS-FF. Hình 5.27 Dạng sóng của RS-FF 124 * Nhận xét. RS-FF có thể làm việc ở chế độ đồng bộ và không đồng bộ vì với mỗi tập tín hiệu vào điều khiển RS luôn luôn tồn tại ít nhất 1 trong các trạng thái ổn định. 2. Lắp ráp và khảo sát mạch đếm dùng IC4017 2.1. Sơ đồ mạch Hình 5.28 Sơ đồ mạch đếm. Bạn có thể thấy rằng IC định thời 555 được cấu hình để hoạt động ở chế độ đa hài phi ổn. Xung vuông được tạo ra bởi mạch này được kết nối với ngõ vào xung đồng hồ (CLK) của IC đếm 4017. Tần số xung ngõ ra của IC định thời 555 được xác định bởi các điện trở R1, VR1 và tụ C1. VCC (chân số 8) và GND (chân số 1) được kết nối với nguồn điện. Chân Reset (R – chân số 4) được kết nối trực tiếp với nguồn điện dương để tránh tình trạng đặt lại (reset) IC định thời 555. Điện áp điều khiển (CV – chân số 5) không được sử dụng, để tránh nhiễu tần số cao, chúng ta sẽ kết nối chân này với một tụ điện (C3 – 0,01μF). LED D1 được sử dụng cho biết trạng thái ngõ ra của IC 555 và điện trở R3 dùng để giới hạn dòng điện qua LED. Chân cho phép (E – chân số 13) của IC 4017 là một ngõ vào tích cực mức thấp, để cho phép IC hoạt động thì chân này phải được nối đất. Ngõ vào xung CLK (chân số 14) được kết nối với ngõ ra của IC định thời 555. Các chân ngõ ra (Q0 – Q9) được kết nối với một LED. Điện trở R3 được sử dụng để giới hạn dòng điện. Chỉ cần một điện trở để giới hạn dòng điện qua tất cả các đèn LED vì tại một thời điểm chỉ có một đèn LED sáng. 2.2. Phân tích mạch 2.2.1. Cấu tạo, hình dáng, sơ đồ chân và nguyên lý của IC 4017 2.2.1.1. Cấu tạo 125 Hình 5.29 Cấu tạo IC 4017 - IC 4017 được cấu tạo từ các FF-D - Khi nối ngõ vào của FF RS hay JK như hình thì sẽ được FF D: chỉ có 1 ngõ vào gọi là ngõ vào data(dữ liệu) hay delay(trì hoãn). Hoạt động của FF D rất đơn giản: ngõ ra sẽ theo ngõ vào mỗi khi xung Ck tác động cạnh lên hay xuống. - FF D thường là nơi để chuyển dữ liệu từ ngõ vào D đến ngõ ra Q cung cấp cho mạch sau như mạch cộng, ghi dịch nên hơn nữa ngõ vào D phải chờ một khoảng thời gian khi xung ck kích thì mới đưa ra ngõ ra Q, do đó FF D còn được xem như mạch trì hoãn, ngõ D còn gọi là delay. Hình 5.30 Xung CK tác động lên cạnh lên - Bảng trạng thái: Bảng 5.31 Trạng thái Flip - Flop D - Dạng sóng của ngõ ra Q theo ngõ vào D khi có xung CK tác động : 126 Hình 5.32 Dạng sóng tín hiệu ❖ Giả sử trạng thái ban đầu D = 0, Q = 1. - Tại cạnh lên của xung CK lần thứ nhất xuất hiện D = 0 vì thế Q = 0. - Tại cạnh lên của xung CK lần thứ hai xuất hiện D = 1 vì thế Q = 1. - Tại cạnh lên của xung CK lần thứ ba xuất hiện D = 0 vì thế Q = 0. - Tương tự các cạnh lên kế tiếp của xung CK ngõ ra Q thay đổi theo ngõ vào D. 2.2.1.2. Hình dáng Hình 5.33 Hình dáng 4017 2.2.1.3. Sơ đồ chân IC 4017 Hình 5.34 Sơ đồ chân 4017 127 2.2.1.4. Nguyên lý hoạt động của IC 4017 Bảng 5.35 Nguyên lý hoạt động của IC 4017 2.2.2. Nguyên lý hoạt động mạch Bạn có thể dễ dàng hiểu được hoạt động của mạch từ hình ảnh động ở trên. Như tôi đã giải thích ở trên, trong mạch này IC định thời 555 hoạt động ở chế độ dao động đa hài phi ổn. Vui lòng đọc bài viết “mạch dao động đa hài phi ổn dùng IC 555” để hiểu rõ hơn về hoạt động của mạch này. Vì vậy, IC 555 sẽ tạo ra xung vuông ở ngõ ra và sẽ hoạt động như một xung đồng hồ cho IC đếm 4017. IC 4017 là IC đếm thập phân tức đếm hệ 10, nó đếm xung clock. Khi ta đưa tín hiệu xung vào chân clock thì IC sẽ đếm xung và xuất ra 10 output tương ứng với 1 xung clock. 128 Hình 5.36 Dạng sóng ra Bạn có thể thấy rằng mỗi khi mạch đa hài dùng IC 555 tạo ra một xung thì mức cao ở ngõ ra của IC 4017 sẽ được dịch chuyển từ ngõ ra Q0 đến Q9. Tần số của xung ngõ ra của mạch đa hài 555 được tính theo công thức sau. Tần số xung ngõ ra = 1,44 / ((R1 + 2VR1) * C1) Vì vậy, bạn có thể dễ dàng thay đổi tần số của xung ngõ ra của mạch trên bằng cách thay đổi VR1. Bằng cách này, chúng ta có thể thay đổi tốc độ sáng của LED. 2.3. Lắp ráp mạch 2.3.1. Xây dựng quy trình T T NỘI DUNG THỰC HIỆN YÊU CẦU KỸ THUẬT TB-DC-VT CHÚ Ý 1 Chọn, kiểm tra linh kiện. - Bộ nguồn DC 12V. - IC555, C, R, IC4017, LED, VR. - Kiểm tra linh kiện phải còn tốt. - VOM - IC, R, C, VR, LED. - Chính xác. - Cẩn thận. 2 Bố trí linh kiện lên test - Dựa vào sơ đồ nguyên lý để bố trí. - Linh kiện bố trí không được chồng - Test board - Kìm - Chính xác. - Chắc chắn. 129 board. chéo lên nhau. - Bố trí phù hợp để thuận tiện khi đấu dây. - IC, R, C, VR, LED. - Thẫm mỹ. 3 Đấu dây. - Đấu dây đúng sơ đồ mạch điện. - Đi dây gọn, đảm bảo sự kết nối, dẽ sữa chửa. - Kìm - VOM - Dây điện - Chính xác. - Cực tính. - Chắc chắn. - Thẩm mỹ. 4 Kiểm tra, cấp nguồn và đo các thông số kỹ thuật. - Kiểm tra mạch hoạt động tốt - Cấp nguồn (UDC = 5V). - Đo điện áp DC ngõ ra. - Khảo sát xung ngõ ra. - Kìm - VOM - Dây điện - Chính xác. - Cẩn thận. 2.3.2. Lắp ráp Lắp ráp mạch theo quy trình: Bước 1: Chọn, kiểm tra linh kiện. Bước 2: Bố trí linh kiện lên test board. Bước 3: Đấu dây. Bước 4: Kiểm tra, cấp nguồn và đo các thông số kỹ thuật. 2.3.3. Vận hành - Nối mạch lắp ráp vào nguồn sau đó bật công tắc cấp điện cho mạch, đo điện áp ra có UDC = 5v. - Thay đổi VR trong một phạm vi cho phép và kiểm tra LED. Nếu tốc độ LED thay đổi theo VR là mạch đạt yêu cầu. - Vẽ dạng xung ngõ ra ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ 130 3. Lắp ráp và khảo sát mạch đếm lên 3.1. Sơ đồ mạch Hình 5.37 Sơ đồ mạch 3.2. Phân tích mạch 3.2.1 Cấu tạo, sơ đồ chân, hình dáng của IC74112 3.2.1.1 Cấu tạo Hình 5.38 Cấu tạo 74112 3.2.1.2 Sơ đồ chân Hình 5.39 Sơ đồ chân 74112 131 3.2.1.3 Hình dáng Hình 5.40 Hình dáng 74112 3.2.2. Nguyên lý của mạch - FF sau được lấy xung từ ngõ ra Q của FF trước nên khi cấp xung cho mạch ic 74112 đếm lên theo thứ tự từ 0000 đến 1111. - Khi trạng thái ngõ ra đạt tới mức 1111. IC quay lại và tiếp tục đếm lại. 3.3. Lắp ráp mạch 3.3.1. Xây dựng quy trình TT NỘI DUNG THỰC HIỆN YÊU CẦU KỸ THUẬT TB – DC - VT CHÚ Ý B1 Chọn, kiểm tra linh kiện - IC: 74112, 555 - Tụ điện: 47μF/50V, 1000μF/50V. - Led - Điện trở: 220Ω, 100Ω, 33kΩ, 1,5kΩ. - Kìm, VOM. - Bộ nguồn. - Protesboard - Chính xác. B2 Bố trí linh kiện lên protesboard - Dựa vào sơ đồ nguyên lý để bố linh kiện. - Linh kiện bố không chồng chéo lên nhau. - Bố trí phù hợp để thuận tiện khi đi dây. - Kìm, kẹp, VOM. - Protesboard - Các linh kiện - Chính xác. - Chắc chắn - Thẩm mỹ. B3 Đấu dây - Đấu dây theo sơ đồ nguyên lý. - Đi dây gọn, chính xác, chắc chắn, dẽ sữa chửa. - Kìm, kẹp, VOM. - Protesboard - Dây điện. - Chính xác. - Chắc chắn - Thẩm mỹ. B4 Kiểm tra, cấp nguồn và đo các thông số kỹ thuật. - Kiểm tra (hở các tiếp xúc, đấu sai chân linh kiện, đấu thiếu dây) - Cấp điện áp UDC = 5V. - Đo tín hiệu ngõ ra. - Kìm, kẹp, VOM - Protesboard - Dây điện. - Bộ nguồn DC - Chính xác. - Chắc chắn - Cẩn thận. 132 3.3.2. Lắp ráp Lắp ráp mạch theo quy trình: Bước 1: Chọn, kiểm tra linh kiện. Bước 2: Bố trí linh kiện lên test board. Bước 3: Đấu dây. Bước 4: Kiểm tra, cấp nguồn và đo các thông số kỹ thuật. 3.3.3. Vận hành - Nối mạch lắp ráp vào nguồn sau đó bật công tắc cấp điện cho mạch, đo điện áp ra có UDC = 5v. - Thay đổi VR trong một phạm vi cho phép và kiểm tra LED. Nếu tốc độ LED thay đổi theo VR là mạch đạt yêu cầu và phải theo đếm lên từ 000-1111 - Bảng trạng thái khi khảo sát. TT A B C D L1 L2 L3 L4 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 Bảng 5.41 Khảo sát trạng thái ngõ ra - Vẽ dạng xung ngõ ra ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ 133 ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ 4. Lắp ráp và khảo sát mạch đếm xuống 4.1. Sơ đồ mạch Hình 5.42 Sơ đồ mạch 4.2. Phân tích mạch - FF sau được lấy xung từ ngõ ra Q của FF trước nên khi cấp xung cho mạch IC 74112 đếm xuống theo thứ tự từ 1111 đến 0000. - Khi trạng thái ngõ ra đạt tới mức 0000. IC quay lại và tiếp tục đếm lại. 4.3. Lắp ráp mạch 4.3.1. Xây dựng quy trình TT NỘI DUNG THỰC HIỆN YÊU CẦU KỸ THUẬT TB – DC - VT CHÚ Ý B1 Chọn, kiểm tra linh kiện - IC: 74112, 555 - Tụ điện: 47μF/50V, 1000μF/50V. - Led - Điện trở: 220Ω, 100Ω, 33kΩ, 1,5kΩ. - Kìm, VOM. - Bộ nguồn. - Protesboard - Chính xác. 134 B2 Bố trí linh kiện lên protesboard - Dựa vào sơ đồ nguyên lý để bố linh kiện. - Linh kiện bố không chồng chéo lên nhau. - Bố trí phù hợp để thuận tiện khi đi dây. - Kìm, kẹp, VOM. - Protesboard - Các linh kiện - Chính xác. - Chắc chắn - Thẩm mỹ. B3 Đấu dây - Đấu dây theo sơ đồ nguyên lý. - Đi dây gọn, chính xác, chắc chắn, dẽ sữa chửa. - Kìm, kẹp, VOM. - Protesboard - Dây điện. - Chính xác. - Chắc chắn - Thẩm mỹ. B4 Kiểm tra, cấp nguồn và đo các thông số kỹ thuật. - Kiểm tra (hở các tiếp xúc, đấu sai chân linh kiện, đấu thiếu dây) - Cấp điện áp UDC = 5V. - Đo tín hiệu ngõ ra. - Kìm, kẹp, VOM - Protesboard - Dây điện. - Bộ nguồn DC - Chính xác. - Chắc chắn - Cẩn thận. 4.3.2. Lắp ráp Lắp ráp mạch theo quy trình: Bước 1: Chọn, kiểm tra linh kiện. Bước 2: Bố trí linh kiện lên test board. Bước 3: Đấu dây. Bước 4: Kiểm tra, cấp nguồn và đo các thông số kỹ thuật. 4.3.3. Vận hành - Nối mạch lắp ráp vào nguồn sau đó bật công tắc cấp điện cho mạch, đo điện áp ra có UDC = 5v. - Thay đổi VR trong một phạm vi cho phép và kiểm tra LED. Nếu tốc độ LED thay đổi theo VR là mạch đạt yêu cầu và phải theo đếm lên từ 1111-0000 - Bảng trạng thái khi khảo sát. TT A B C D L1 L2 L3 L4 15 1 1 1 1 14 1 1 1 0 13 1 1 0 1 12 1 1 0 0 11 1 0 1 1 10 1 0 1 0 9 1 0 0 1 8 1 0 0 0 7 0 1 1 1 6 0 1 1 0 135 5 0 1 0 1 4 0 1 0 0 3 0 0 1 1 2 0 0 1 0 1 0 0 0 1 0 0 0 0 0 Bảng 5.43 Khảo sát trạng thái ngõ ra - Vẽ dạng xung ngõ ra ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ CÂU HỎI ÔN TẬP Câu 1: Trình bày khái niệm, cấu trúc, nguyên lý của các Flip – Flop? Câu 2: Hãy vẽ sơ đồ chân của các IC đếm? YÊU CẦU ĐÁNH GIÁ KẾT QUẢ HỌC TẬP BÀI 5: Nội dung: + Về kiến thức: - Trình bày khái niệm, cấu trúc, nguyên lý của các Flip - Flop. - Phân tích, nhận dạng sơ đồ chân, hình dáng của IC đếm. + Về kỹ năng: - Đo, đọc, kiểm tra các linh kiện đúng yêu cầu kỹ thuật. - Lắp ráp, khảo sát được mạch đúng yêu cầu kỹ thuật. - Đo, kiểm tra được các thông số của mạch đúng yêu cầu kỹ thuật. + Về thái độ: Rèn luyện tính tỷ mỉ, chính xác, an toàn và vệ sinh công nghiệp Phương pháp: + Về kiến thức: Được đánh giá bằng phương pháp vấn đáp, tự luận. + Về kỹ năng: Được đánh giá bằng phương pháp thực hành. + Về thái độ: Rèn luyện tính tỷ mỉ, chính xác, an toàn và vệ sinh công nghiệp 136 Bài 6: Lắp ráp và khảo sát mạch ghi dịch Giới thiệu: Trong bài này trình bày cấu trúc, sơ đồ chân, hình dáng các loại IC ghi dịch và phân tích các thanh ghi dịch. Đồng thời, thực hiện lắp ráp các mạch ghi dịch dùng các IC thông dụng. Mục tiêu: Sau khi học xong bài học này người học có khả năng: - Trình bày được cấu trúc, sơ đồ, phân tích của các thanh ghi. - Nhận dạng được sơ đồ chân, hình dáng của IC ghi dịch. - Lắp ráp, khảo sát, vận hành được mạch ghi dịch sáng thuận tắt thuận, sáng thuận tắt nghịch, sáng thuận tắt hết, sáng xen kẻ. - Rèn luyện tính nghiêm túc, cẩn thận, chính xác và khả năng làm việc nhóm trong công việc. Nội dung: 1. Lắp ráp và khảo sát mạch ghi dịch sáng thuận tắt thuận 1.1. Sơ đồ mạch 1.1.1 Cấu tạo 74164 Hình 6.1 Cấu tạo 74164 1.1.2. Hình dáng Hình 6.2 Hình dáng 74164 137 1.1.3. Sơ đồ chân Hình 6.3 Sơ đồ chân 74164 1.1.4. Nguyên lý hoạt động của IC 74164 - IC 74164 hoạt động theo kiểu: đầu vào là song song và đầu ra là nối tiếp. Hình 6.4 Nguyên lý hoạt động của IC 74164 1.1.5. Sơ đồ mạch ghi dịch sáng thuận tắt thuận 138 Hình 6.5a. Sơ đồ mạch ghi dịch sáng thuận tắt thuận 1.2. Phân tích mạch - Thanh ghi, trước hết được xoá (áp xung CLEAR) để đặt các ngõ ra về 0. - Dữ liệu cần dịch chuyển được đưa vào ngõ D của tầng FF đầu tiên (FF0). - Ở mỗi xung kích lên của đồng hồ ck, sẽ có 1 bit được dịch chuyển từ trái sang phải, nối tiếp từ tầng này qua tầng khác và đưa ra ở ngõ Q của tầng sau cùng. - IC 7404 sẽ lấy tín hiệu từ chân 13 cấp ngược trở lại cho chân 1 và 2 của ic 74164. 1.3. Lắp ráp mạch 1.3.1. Xây dựng quy trình T T NỘI DUNG THỰC HIỆN YÊU CẦU KỸ THUẬT TB-DC-VT CHÚ Ý 1 Chọn, kiểm tra linh kiện. - Bộ nguồn DC/5V - 74164, điện trở, led xanh đỏ vàng - 7404, bộ phát xung - Kiểm tra linh kiện phải còn tốt. - VOM - IC, R, LED - Bộ phát xung - Chính xác. - Cẩn thận. 2 Bố trí linh kiện lên test board. - Dựa vào sơ đồ nguyên lý để bố trí. - Linh kiện bố trí không được chồng chéo lên nhau. - Bố trí phù hợp để thuận tiện khi đấu dây. - Test board - Kìm - IC, R, LED - Bộ phát xung - Chính xác. - Chắc chắn. - Thẫm mỹ. 3 Đấu dây. - Đấu dây đúng sơ đồ mạch điện. - Đi dây gọn, đảm bảo sự kết nối, dẽ sữa chửa. - Kìm - VOM - Dây điện - Chính xác. - Cực tính. - Chắc chắn. - Thẩm mỹ. 4 Kiểm tra, cấp nguồn và đo các thông số kỹ thuật. - Kiểm tra mạch hoạt động tốt - Cấp nguồn (UDC = 5V). - Vẽ dạng xung ngõ ra. - Kìm - VOM - Dây điện - Chính xác. - Cẩn thận. 1.3.2. Lắp ráp 139 Hình 6.5b. Sơ đồ mạch ghi dịch sáng thuận tắt thuận Lắp ráp mạch theo quy trình: Bước 1: Chọn, kiểm tra linh kiện. Bước 2: Bố trí linh kiện lên test board. Bước 3: Đấu dây. Bước 4: Kiểm tra, cấp nguồn và đo các thông số kỹ thuật. 1.3.3. Vận hành Cấp nguồn cho IC74164, 7404 cho mạch hoạt động. - IC74164: IC ghi dịch. - IC7404: IC đảo cổng NOT, khống chế làm cho led sáng thuận tắt thuận. - Led0, Led1, Led2, Led3, Led4, Led5, Led6, Led7: hiển thi sáng thuận tắt thuận. - Nguyên lý làm việc thực tế. 140 2. Lắp ráp và khảo sát mạch ghi dịch sáng thuận tắt nghịch 2.1. Sơ đồ mạch 2.1.1. Cấu tạo IC74595 Hình 6.6 Cấu tạo IC74595 74HC595 là IC ghi dịch 8 bits kết hợp chốt dữ liệu, đầu vào nối tiếp, đầu ra song song. Thường dùng trong các mạch điều khiển LED 7 đoạn, quét LED ma trận, để tiết kiệm số chân Vđk tối đa (chỉ dùng 3 chân). Có thể mở rộng số ngõ ra của vđk bao nhiêu tùy thích bằng việc mắc nối tiếp đầu vào dữ liệu các IC với nhau. 2.1.2. Sơ đồ chân IC74595 Hình 6.7 Sơ đồ chân IC74595 2.1.3. Hình dáng IC74595 Hình 6.8 Hình dáng IC74595 141 2.1.4. Chức năng chân IC74595 Chân 16: VCC = 5V Chân 8: GND (0V) Chân 14: Ngõ vào dữ liệu nối tiếp Chân 11 (SH-CP): Xung dịch dữ liệu Chân 12 (ST-CP): Xung xuất dữ liệu ra ngõ ra Chân 13 (OE): Cho phép ngõ ra, tích cực mức thấp. Mức 0 là cho phép ngõ ra, mức 1 là không cho phép ngõ ra. Chân 10 (MR): Chân Reset. Khi chân này ở mức 0 thì dữ liệu sẽ bị xóa. Chân 1 đến 7 (Q0-Q7): Ngõ ra dữ liệu song song Chân 9 (Q71): Ngõ ra dữ liệu nối tiếp. Khi dùng nhiều 74595 mắc nối tiếp nhau thì chân này đưa vào đầu vào (DS) của con tiếp theo khi đã dịch đủ 8 bit. 2.1.5. Nguyên lý hoạt động của IC74595 Hình 6.9 Nguyên lý hoạt động của IC74595 Ta đặt dữ liệu vào chân DS, và tạo một xung SHCP thì dữ liệu tại chân DS sẽ được dịch vào thanh ghi 8-STAGE SHIFT REGISTER. Lần lượt làm như trên 8 lần (dịch bit cao trước), thì ta được 8 bit trong thanh ghi 8-STAGE SHIFT REGISTER. Sau đó ta tạo một xung STCP thì 8 bit trong thanh ghi 8-STAGE SHIFT REGISTER sẽ được sao chép sang thanh ghi 8-BIT STORAGE REGISTER. Lúc này nếu chân OE ở mức thấp thì ngõ ra sẽ bằng với giá trị thanh ghi 8-BIT STORAGE REGISTER, còn nếu chân OE ở mức cao thì ngõ ra ở trạng thái tổng trở cao (Hi-Z). Chú ý: Khi dịch dữ liệu vào thanh ghi 8-STAGE SHIFT REGISTER, và chưa tạo xung STCP thì thanh ghi 8-BIT STORAGE REGISTER sẽ giữ nguyên trạng thái và ngõ ra cũng giữ nguyên trạng thái. Khi chân MR ở mức 0 thì dữ liệu trên thanh ghi 8-STAGE SHIFT REGISTER sẽ bị xóa, còn thanh ghi 8-BIT STORAGE REGISTER sẽ giữ nguyên trạng thái và ngõ ra cũng giữ nguyên trạng thái. 142 2.1.6. Sơ đồ mạch Hình 6.10 Sơ đồ mạch 2.2. Phân tích mạch - Thanh ghi, trước hết được xoá (áp xung CLEAR) để đặt các ngõ ra về 0. - Dữ liệu cần dịch chuyển được đưa vào ngõ D của tầng FF đầu tiên (FF0). - Ở mỗi xung kích lên của đồng hồ ck, sẽ có 1 bit được dịch chuyển từ trái sang phải, nối tiếp từ tầng này qua tầng khác và đưa ra ở ngõ Q của tầng sau cùng. - IC 7404 sẽ lấy tín hiệu từ chân 9,7 (IC74595) cấp ngược trở lại cho chân 1,2 và 9 của IC 74164. - Khi led sáng từ led1 đến led7 thì tín hiệu sẽ dịch từ chân 3,4,5,6,10,11,12 (IC741164) sang chân 6, 5, 4, 3, 2, 1, 15 (IC74595). - Khi led tắt từ led7 đến led1 thì tín hiệu sẽ dịch từ chân 6, 5, 4, 3, 2, 1, 15 (IC74595) sang 3, 4, 5, 6, 10, 11, 12 (IC741164). 2.3. Lắp ráp mạch 2.3.1. Xây dựng quy trình T T NỘI DUNG THỰC HIỆN YÊU CẦU KỸ THUẬT TB-DC-VT CHÚ Ý 1 Chọn, kiểm tra linh kiện. - Bộ nguồn DC/5V - 74164, điện trở, led xanh đỏ vàng - 74595, 7404, bộ phát xung - Kiểm tra linh kiện phải còn tốt. - VOM - IC, R, LED - Bộ phát xung - Chính xác. - Cẩn thận. 2 Bố trí linh kiện lên test board. - Dựa vào sơ đồ nguyên lý để bố trí. - Linh kiện bố trí không được chồng chéo lên nhau. - Test board - Kìm - IC, R, LED - Chính xác. - Chắc chắn. - Thẫm mỹ. 143 - Bố trí phù hợp để thuận tiện khi đấu dây. - Bộ phát xung 3 Đấu dây. - Đấu dây đúng sơ đồ mạch điện. - Đi dây gọn, đảm bảo sự kết nối, dẽ sữa chửa. - Kìm - VOM - Dây điện - Chính xác. - Cực tính. - Chắc chắn. - Thẩm mỹ. 4 Kiểm tra, cấp nguồn và đo các thông số kỹ thuật. - Kiểm tra mạch hoạt động tốt - Cấp nguồn (UDC = 5V). - Vẽ dạng xung ngõ ra. - Kìm - VOM - Dây điện - Chính xác. - Cẩn thận. 2.3.2. Lắp ráp Lắp ráp mạch theo quy trình: Bước 1: Chọn, kiểm tra linh kiện. Bước 2: Bố trí linh kiện lên test board. Bước 3: Đấu dây. Bước 4: Kiểm tra, cấp nguồn và đo các thông số kỹ thuật. 2.3.3. Vận hành Cấp nguồn cho IC74164, 74595, 7404 cho mạch hoạt động. - IC74164: IC ghi dịch. - IC7404, 74595: Khống chế làm cho led sáng thuận tắt nghịch. - Led0, Led1, Led2, Led3, Led4, Led5, Led6, Led7: Hiển thi sáng thuận tắt nghịch. - Nguyên lý làm việc thực tế. 144 3. Lắp ráp và khảo sát mạch ghi dịch sáng thuận tắt hết 3.1. Sơ đồ mạch Hình 6.11 Sơ đồ mạch 3.2. Phân tích mạch - Thanh ghi, trước hết được xoá (áp xung CLEAR) để đặt các ngõ ra về 0. - Dữ liệu cần dịch chuyển được đưa vào ngõ D của tầng FF đầu tiên (FF0). - Ở mỗi xung kích lên của đồng hồ ck, sẽ có 1 bit được dịch chuyển từ trái sang phải, nối tiếp từ tầng này qua tầng khác và đưa ra ở ngõ Q của tầng sau cùng. - IC 7404 sẽ lấy tín hiệu từ chân 13 cấp ngược trở lại cho chân 9 của IC 74164. 3.3. Lắp ráp mạch. 3.3.1. Xây dựng quy trình. T T NỘI DUNG THỰC HIỆN YÊU CẦU KỸ THUẬT TB-DC-VT CHÚ Ý 1 Chọn, kiểm tra linh kiện. - Bộ nguồn DC/5V - 74164, điện trở, led xanh đỏ vàng - 7404, bộ phát xung - Kiểm tra linh kiện phải còn tốt. - VOM - IC, R, LED - Bộ phát xung - Chính xác. - Cẩn thận. 2 Bố trí linh kiện lên test board. - Dựa vào sơ đồ nguyên lý để bố trí. - Linh kiện bố trí không được chồng chéo lên nhau. - Bố trí phù hợp để thuận tiện khi - Test board - Kìm - IC, R, LED - Bộ phát - Chính xác. - Chắc chắn. - Thẫm mỹ. 145 đấu dây. xung 3 Đấu dây. - Đấu dây đúng sơ đồ mạch điện. - Đi dây gọn, đảm bảo sự kết nối, dẽ sữa chửa. - Kìm - VOM - Dây điện - Chính xác. - Cực tính. - Chắc chắn. - Thẩm mỹ. 4 Kiểm tra, cấp nguồn và đo các thông số kỹ thuật. - Kiểm tra mạch hoạt động tốt - Cấp nguồn (UDC = 5V). - Vẽ dạng xung ngõ ra. - Kìm - VOM - Dây điện - Chính xác. - Cẩn thận. 3.3.2. Lắp ráp Lắp ráp mạch theo quy trình: Bước 1: Chọn, kiểm tra linh kiện. Bước 2: Bố trí linh kiện lên test board. Bước 3: Đấu dây. Bước 4: Kiểm tra, cấp nguồn và đo các thông số kỹ thuật. 3.3.3. Vận hành Cấp nguồn cho IC74164, 7404 cho mạch hoạt động. - IC74164: IC ghi dịch. - IC7404: Khống chế làm cho led sáng thuận tắt hết. - Led0, Led1, Led2, Led3, Led4, Led5, Led6, Led7: Hiển thi sáng thuận tắt hết. - Nguyên lý làm việc thực tế. 4. Lắp ráp và khảo sát mạch ghi dịch sáng xen kẻ 4.1. Sơ đồ mạch 146 Hình 6.12a. Sơ đồ mạch 4.2. Phân tích mạch - Thanh ghi, trước hết được xoá (áp xung CLEAR) để đặt các ngõ ra về 0. - Dữ liệu cần dịch chuyển được đưa vào ngõ D của tầng FF đầu tiên (FF0). - Ở mỗi xung kích lên của đồng hồ ck, sẽ có 1 bit được dịch chuyển từ trái sang phải, nối tiếp từ tầng này qua tầng khác và đưa ra ở ngõ Q của tầng sau cùng. - IC 7404 sẽ lấy tín hiệu từ chân 3 cấp ngược trở lại cho chân 1 và 2 của IC 74164. 4.3. Lắp ráp mạch 4.3.1. Xây dựng quy trình T T NỘI DUNG THỰC HIỆN YÊU CẦU KỸ THUẬT TB-DC-VT CHÚ Ý 1 Chọn, kiểm tra linh kiện. - Bộ nguồn DC/5V - 74164, điện trở, led xanh đỏ vàng - 7404, bộ phát xung - Kiểm tra linh kiện phải còn tốt. - VOM - IC, R, LED - Bộ phát xung - Chính xác. - Cẩn thận. 2 Bố trí linh kiện lên test board. - Dựa vào sơ đồ nguyên lý để bố trí. - Linh kiện bố trí không được chồng chéo lên nhau. - Bố trí phù hợp để thuận tiện khi đấu dây. - Test board - Kìm - IC, R, LED - Bộ phát xung - Chính xác. - Chắc chắn. - Thẫm mỹ. 3 Đấu dây. - Đấu dây đúng sơ đồ mạch điện. - Đi dây gọn, đảm bảo sự kết nối, dẽ sữa chửa. - Kìm - VOM - Dây điện - Chính xác. - Cực tính. - Chắc chắn. - Thẩm mỹ. 147 4 Kiểm tra, cấp nguồn và đo các thông số kỹ thuật. - Kiểm tra mạch hoạt động tốt - Cấp nguồn (UDC = 5V). - Vẽ dạng xung ngõ ra. - Kìm - VOM - Dây điện - Chính xác. - Cẩn thận. 4.3.2. Lắp ráp Hình 6.12b. Sơ đồ mạch Lắp ráp mạch theo quy trình: Bước 1: Chọn, kiểm tra linh kiện. Bước 2: Bố trí linh kiện lên test board. Bước 3: Đấu dây. Bước 4: Kiểm tra, cấp nguồn và đo các thông số kỹ thuật. 4.3.3. Vận hành Cấp nguồn cho IC74164, 7404 cho mạch hoạt động. - IC74164: IC ghi dịch. - IC7404: IC đảo cổng NOT, khống chế làm cho led chốp xen kẽ. - Led1, Led2, Led3, Led4, Led5, Led6, Led7: hiển thi sáng xen kẽ. - Nguyên lý làm việc thực tế. 148 CÂU HỎI ÔN TẬP Câu 1: Trình bày cấu trúc, sơ đồ, phân tích của các thanh ghi? Câu 2: Hãy vẽ sơ đồ chân của các IC ghi dịch? YÊU CẦU ĐÁNH GIÁ KẾT QUẢ HỌC TẬP BÀI 6: Nội dung: + Về kiến thức: - Trình bày cấu trúc, sơ đồ, phân tích của các thanh ghi. - Nhận dạng được sơ đồ chân, hình dáng của IC ghi dịch. + Về kỹ năng: - Đo, đọc, kiểm tra các linh kiện đúng yêu cầu kỹ thuật. - Lắp ráp, khảo sát được mạch đúng yêu cầu kỹ thuật. - Đo, kiểm tra được các thông số của mạch đúng yêu cầu kỹ thuật. + Về thái độ: Rèn luyện tính tỷ mỉ, chính xác, an toàn và vệ sinh công nghiệp Phương pháp: + Về kiến thức: Được đánh giá bằng phương pháp vấn đáp, tự luận. + Về kỹ năng: Được đánh giá bằng phương pháp thực hành. + Về thái độ: Rèn luyện tính tỷ mỉ, chính xác, an toàn và vệ sinh công nghiệp 149 TÀI LIỆU THAM KHẢO [1] Đỗ Xuân Thụ - Kỹ thuật điện tử - NXB Giáo dục - 1995. [2] Đặng Văn Chuyết - Kỹ thuật điện tử số - NXB giáo dục - 1997. [3] Võ Trí An - Kỹ thuật điện tử số ứng dụng - NXBKHKT - 1994. [4] Nguyễn Thúy Vân - Kỹ thuật số - NXBKHKT - 1996. [5] Nguyễn Thúy Vân - Thiết kế lôgic mạch số - NXBKHKT - 1996. [6] Dương Minh Trí - Sơ đồ chân linh kiện bán dẫn - NXB Khoa học kỹ thuật 1997. [7] TS. Nguyễn Viết Nguyên, Giáo trình kỹ thuật số - NXB Giáo dục 2002.