Thiết bị chủ và tớ
ã Nhiều thiết bị nối ghép và trao đổi thông tin với nhau
qua các bus điều khiển, bus địa chỉ và bus dữ liệu.
ã Khi một thiết bị muốn trao đổi thông tin với thiết bị khác,
đầu tiên nó cần phải chuyển địa chỉ để phân biệt thiết
bị bởi vì mỗi thiết bị bao giờ cũng có một địa chỉ duy
nhất. Đồng thời nó cũng gửi đi một tín hiệu ghi hoặc đọc
để xác định hành động.
15 trang |
Chia sẻ: tlsuongmuoi | Lượt xem: 2072 | Lượt tải: 2
Bạn đang xem nội dung tài liệu BUS máy tính, để tải tài liệu về máy bạn click vào nút DOWNLOAD ở trên
BUS máy tính
• System Bus (bus h th ng) - n i k t t b x lý ệ ố ố ế ừ ộ ử
đ n b nh chính, b đ m c p 2 (cache level 2) ế ộ ớ ộ ệ ấ
– bus chính (main bus), bus b x lý (processor ộ ử
bus) ho c bus c c b (local bus ặ ụ ộ
• I/O Bus (bus ngo i vi) - n i k t thi t b ngo i vi ạ ố ế ế ị ạ
v i b x lý thông qua c u chipset. - bus m ớ ộ ử ầ ở
r ng (expansion bus), bus ngo i vi (external bus) ộ ạ
và bus ch (host bus). ủ
• Trong ki n trúc Dual Independent Bus ế
(DIB - hai tuy n bus đ c l p), bus h ế ộ ậ ệ
th ng dùng chung đ c tách thành:ố ượ
- Frontside Bus (FSB - tuy n bus ế
tr c)ướ
-Backside Bus (BSB - tuy n bus sau ế
Thi t b ch và tế ị ủ ớ
• Nhi u thi t b n i ghép và trao đ i thông tin v i nhau ề ế ị ố ổ ớ
qua các bus đi u khi n, bus đ a ch và bus d li u. ề ể ị ỉ ữ ệ
• Khi m t thi t b mu n trao đ i thông tin v i thi t b khác, ộ ế ị ố ổ ớ ế ị
đ u tiên nó c n ph i chuy n đ a ch đ phân bi t thi t ầ ầ ả ể ị ỉ ể ệ ế
b b i vì m i thi t b bao gi cũng có m t đ a ch duy ị ở ỗ ế ị ờ ộ ị ỉ
nh t. Đ ng th i nó cũng g i đi m t tín hi u ghi ho c đ c ấ ồ ờ ử ộ ệ ặ ọ
đ xác đ nh hành đ ng. ể ị ộ
• Thi t bế ị ch (master)ủ là thi t b kh i đ u và đi u khi n ế ị ở ầ ề ể
vi c trao đ i thông tin còn thi t b đáp l i g i là ệ ổ ế ị ạ ọ thi t b ế ị
t (slave)ớ . các máy tính 80x86, CPU là ví d v thi t Ở ụ ề ế
b ch , còn b nh , đĩa... là các thi t b t .ị ủ ộ ớ ổ ế ị ớ
• Phân ph i BUS:ố
N u có nhi u thi t b ch có yêu c u s ế ề ế ị ủ ầ ử
d ng bus thì bus ph i đ c phân ph i theo m t ụ ả ượ ố ộ
trình t nh t đ nh, b i vì không có bus nào ph c ự ấ ị ở ụ
v hai thi t b ch cùng m t lúc. ụ ế ị ủ ộ
• Giao th c bus (bus protocol)ứ
Đ ph i h p ho t đ ng gi a các b ph n ể ố ợ ạ ộ ữ ộ ậ
khác nhau c a h th ng, các bus ph i tuân theo ủ ệ ố ả
m t lo t các tiêu chu n v tín hi u và đ nh th i. ộ ạ ẩ ề ệ ị ờ
Thu t ng ậ ữ Giao th c bus ứ mu n đ c p t i các ố ề ậ ớ
tiêu chu n này. Có hai giao th c bus chính là: ẩ ứ
đ ng b và không đ ng b .ồ ộ ồ ộ
D i thông c a bus (bus ả ủ
bandwidth)
• T c đ mà bus có th truy n d li u t thi t b ch t i thi t b t ố ộ ể ề ữ ệ ừ ế ị ủ ớ ế ị ớ
g i là ọ d i thông ả hay đ r ng d i ộ ộ ả c a bus (bandwidth) ho c ủ ặ năng
su t truy n ấ ề c a bus (throughput). Đ n v đo là Mb/sec. ủ ơ ị
• D i thông ph thu c vào t c đ , đ r ng và giao th c c a bus. T n ả ụ ộ ố ộ ộ ộ ứ ủ ầ
s đ ng h càng cao thì d i thông càng l n. ố ồ ồ ả ớ
• các b vi x lý 386 tr v tr c, năng su t truy n c a bus th p Ở ộ ử ở ề ướ ấ ề ủ ấ
do b vi x lý m i chu trình nh ch chuy n d li u d ng t vào ộ ử ở ỗ ớ ỉ ể ữ ệ ạ ừ
b nh . Đ i v i 486 và pentium, vi c chuy n d li u ch đ kh i ộ ớ ố ớ ệ ể ữ ệ ở ế ộ ố
cho d i thông l n h n nhi u nh chuy n d li u d ng 4 t 32 bit ả ớ ơ ề ờ ể ữ ệ ạ ừ
ch trong 5 nh p đ ng h so v i bình th ng là 8 nh p. ỉ ị ồ ồ ớ ườ ị
• M t gi i pháp khác đ nâng cao d i thông c a bus là tăng đ r ng ộ ả ể ả ủ ộ ộ
bus d li u. V i m c đích này, Intel Pentium s d ng bus d li u ữ ệ ớ ụ ử ụ ữ ệ
ngoài 64 bit. Đ ng truy n tin n i ti p có d i thông nh nh t, trái l i ườ ề ố ế ả ỏ ấ ạ
bus d li u 64 bit có d i thông l n nh t.ữ ệ ả ớ ấ
Bus ISA
Gi i thi u:ớ ệ
Bus ISA (Industrial Standard Architecture): đ c xây ượ
d ng cho máy tính IBM – AT (bus AT), có ngu n g c ự ồ ố
t bus XT c a máy PC-8088 năm 1981, có 62 chân.ừ ủ
Năm 1984 b VXL 80286 ra đ i, bus ISA đ c b ộ ờ ượ ổ
xung thêm 36 chân đ ph i h p làm vi c v i bus d ể ố ợ ệ ớ ữ
li u 16 bit và đ a ch 24 bit.ệ ị ỉ
Bus ISA
• Bus ISA dùng giao ti p 16bit, xung 8MHz ế
(m c xung chu n c a b x lý) và đ t t c ứ ẩ ủ ộ ử ạ ố
đ truy n d li u trên lý thuy t là ộ ề ữ ệ ế
16MBps. T c đ th c t b gi m đi m t ố ộ ự ế ị ả ộ
n a (còn 8MBps) vì c n dành 1 đ ng ử ầ ườ
bus cho đ a ch và m t đ ng bus khác ị ỉ ộ ườ
cho d li u 16bit. ữ ệ
Các chân ch y u c a khe c m ISAủ ế ủ ắ
A0-A19 (SA0-SA19): các chân đ a ch c a h th ngị ỉ ủ ệ ố
AEN (Address Enable): ANE = 1 thì DMA đi u khi n bus. ề ể
ANE = 0 thì CPU đi u khi n bus.ề ể
ALE (Address Latch Enable): cho phép ch t đ a ch .ố ị ỉ
CLK (Clock): đ ng h là t n s đ đ ng b thao tác ghi, đ c ồ ồ ầ ố ể ồ ộ ọ
b nh và IO.ộ ớ
DO-D7 là bus d li u 8 bit 2 chi uữ ệ ề
DRQ1, DRQ2, DRQ3, DACK1, DACK2, DACK3: Là các tín
hi u yêu c u và báo nh n DMA.ệ ầ ậ
IOCHCHK (I/O Channel Check).
IOR, IOW ( IO Read, IO write)
IRQ3-IRQ7, IRQ9 (Interrupt Request)
OSC (Oscillator): Chân t o tín hi u dao đ ng.ạ ệ ộ
REFRESH:
SMEMR, SMEMW (Memory Read, Memory Write)
M t s h n ch c a bus ISA:ố ố ạ ế ủ
Đ ng d li u b h n ch 16 bitườ ữ ệ ị ạ ế ở
Bus đ a ch 24 bit gi i h n kh năng truy nh p b ị ỉ ớ ạ ả ậ ộ
nh c c đ i qua khe c m m r ng 16Mb.ớ ự ạ ắ ở ộ
T n s làm vi c c a khe c m m r ng b gi i h n 8 ầ ố ệ ủ ắ ở ộ ị ớ ạ
MHz.
Do ng t kích ho t b ng s n xúc phát nên không ắ ạ ằ ườ
làm vi c đ c v i h th ng có t n s cao.ệ ượ ớ ệ ố ầ ố
Vi c c m thêm card đòi h i ph i thay đ i các ệ ắ ỏ ả ổ
chuy n m ch DIP và chân c m r t ph c t p.ể ạ ắ ấ ứ ạ
Gi i h n làm vi c c a DMA 16 bit nên tăng gánh ớ ạ ệ ủ
n ng cho CPUặ
Các chu n Bus thay th ISAẩ ế
• Ki n trúc vi kênh: Micro Channel ế
Architecture (MCA).
• ISA m r ng: Extended ISA (EISA)ở ộ
• Bus c c bụ ộ
• ….
PCI
• Có kh năng C m và Ch y (Plug and Play – ả ắ ạ
PnP.
• PCI n i vào bus h th ng qua m t m ch "c u" ố ệ ố ộ ạ ầ
đ c bi t nên có t n s đ ng b c đ nh và không ặ ệ ầ ố ồ ộ ố ị
l thu c vào t c đ xung b x lý ệ ộ ố ộ ộ ử
• T c đ : 66MHz (phiên b n PCI 2.1), băng thông ố ộ ả
lý thuy t (đ t 266MBps); nhanh g p 33 l n bus ế ạ ấ ầ
ISA. Cho phép thi t l p chuy n đ i bus 32bit ế ậ ể ổ
ho c 64bit linh ho t nên ch p nh n c card 32bit ặ ạ ấ ậ ả
l n 64bit. Vi c hi n th c 64bit lên bus t c đ ẫ ệ ệ ự ố ộ
66MHz vào năm 99 đã nâng băng thông lý thuy t ế
lên 524MBps
Accelerated Graphic Port (AGP)
• AGP hi n có ba phiên b n: 1.0 (t ng ng AGP 1X, ệ ả ươ ứ
2X), 2.0 (AGP 1X, 2X, 4X) và 3.0 (AGP 4X, 8X).
• AGP 3.0 :
o Truy xu t tr c ti p đ n b nh h th ngấ ự ế ế ộ ớ ệ ố
o S d ng tín hi u m i có đi n áp th p và ít b c ử ụ ệ ớ ệ ấ ướ
chuy n đ i.ể ổ
o S d ng c ch đ a ch c nh (Side band addressing) ử ụ ơ ế ị ỉ ạ
đ nâng hi u qu bus d li u.ể ệ ả ữ ệ
o Phân chia m c năng l ng đ t i u ch t l ng tín ứ ượ ể ố ư ấ ượ
hi u.ệ
o B đ o bus đ ng (dynamic bus invertor) gi m nhi u.ộ ả ộ ả ễ
o V n hành v i ch đ đ ng th i cho phép truy n t t d ậ ớ ế ộ ẳ ờ ề ố ữ
li u d ng video, âm thanh liên t c.ệ ạ ụ
PCI-X
• PCI-X tăng g p đôi t c đ c a PCI, h tr ấ ố ộ ủ ỗ ợ
m t khe 64bit t n s 133MHz (đ t băng ộ ầ ố ạ
thông 1GBps).
(PCI ch y t n s 33MHz và ch có m t khe ạ ầ ố ỉ ộ
t n s 66MHz )ầ ố
PCI Express
• PCI Express Architecture đ c thi t k ượ ế ế
linh ho t, có th m r ng, t c đ cao, c ạ ể ở ộ ố ộ ơ
ch n i ti p, đi m-đi m, cho phép Hot ế ố ế ể ể
PnP
• T ng thích đ c v i ph n m m dành ươ ượ ớ ầ ề
cho PCI. PCI Express không ch thay th ỉ ế
PCI và PCI-X mà còn thay th c AGP.ế ả
Các file đính kèm theo tài liệu này:
- BUS máy tính.pdf