Bài giảng Thiết kế mạch Logic và Analog

trỡnh trạng thỏi bụ so sỏnh hai bit đầy đủ như sau: 1 1 2y c c ab  ; 2 2 2 2ab = c ( )y c ab c a b   ; 3 3 2y c c ab  Sơ đồ mạch logic bộ so sỏnh hai bit đầy đủ: 26 C2C1 baC3 12 y1 1 2 3 y2 12 y3 Hỡnh 2.17: Sơ đồ mạch logic bộ so sanh hai bit đầy đủ Từ sơ đồ mạch logic trờn ta cú sơ đồ khụi bộ so sanh hai số một bit như sau: C1 C2 C3 y1 y2 y3 Hỡnh 2. 18: Sơ đồ khối bộ sụ sanh 1 bit đầy đủ Để cú bộ so sanh 2 số 8 bit ta phải ghộp 8 bộ so sanh 1 bớt đầy đủ lại với nhau ta cú sơ đồ như sau : 1y 2y 3y 1c 2c 3c 1y 2y 2y 2y 2y 2y 2y 2y 1y 1y 1y 1y 1y 1y 3y3y 3y 3 y 3y 3y 3y 1c 1c 1c 1c 1c 1c 2c 2c 2c 2c 2c 2c 3c 3c 3c 3c 3c 3c3c 2c 1c vcc a a a a a a a ab b b b b b b b 1 1 0 0 1 0 0 0 11110101 Hỡnh 2.19:: Sơ đồ bộ so sỏnh hai số nhị phõn 8 bit So sỏnh hai số : a=11001000, b=10101111, ta thấy a>b nếu đốn nối với 3y sỏng chứng tỏ mạch ta thiết kế là đỳng. 2.5. Thiết kế mạch dồn kờnh 2.5.1. Khỏi niệm Mạch dồn kờnh hay cũn gọi là mạch ghộp kờnh, đa hợp (Multiplexer-MUX) là 1 dạng mạch tổ hợp cho phộp chọn 1 trong nhiều đường đường vào song song (cỏc kờnh vào) để đưa tới 1 đường ra (gọi là kờnh truyền nối tiếp). Việc chọn đường nào trong cỏc đường đường vào do cỏc đường chọn quyết định. Ta thấy 27 MUX hoạt động như 1 cụng tắc nhiều vị trớ được điều khiển bởi mó số. Mó số này là dạng số nhị phõn, tuỳ tổ hợp số nhị phõn này mà ở bất kỡ thời điểm nào chỉ cú 1 đường vào được chọn và cho phộp đưa tới đường ra. Cỏc mạch dồn kờnh thường gặp là 2 sang 1, 4 sang 1, 8 sang 1, Núi chung là từ 2n sang 1. Mục tiếp theo sẽ phõn tớch và thiết kế mạch dồn kờnh 4 sang 1 2.5.2. Mạch dồn kờnh 4 sang 1 Hỡnh 2.20: Mạch dồn kờnh 4 sang 1 và bảng hoạt động Mạch trờn cú 2 đường điều khiển chọn là S0 và S1 nờn chỳng tạo ra 4 trạng thỏi logic. Mỗi một trạng thỏi sẽ cho phộp 1 đường vào I nào đú qua để truyền tới đường ra Y. Như vậy tổng quỏt nếu cú 2n đường vào song song thỡ phải cần n đường điều khiển chọn. Cũng núi thờm rằng, ngoài những đường như ở trờn, mạch thường cũn cú thờm đường G: được gọi là đường vào cho phộp (enable) hay xung đỏnh dấu (strobe). Mạch tổ hợp cú thể cú 1 hay nhiều đường vào cho phộp và nú cú thể tỏc động mức cao hay mức thấp. Như mạch dồn kờnh ở trờn, nếu cú thờm 1 đường cho phộp G tỏc động ở mức thấp, tức là chỉ khi G = 0 thỡ hoạt động dồn kờnh mới diễn ra cũn khi G = 1 thỡ bất chấp cỏc đường vào song song và cỏc đường chọn, đường ra vẫn giữ cố định mức thấp (cú thể mức cao tuỳ dạng mạch) Như vậy khi G = 0 S1S0 = 00, dữ liệu ở I0 sẽ đưa ra ở Y S1S0 = 01, dữ liệu ở I1 sẽ đưa ra ở Y S1S0 = 10, dữ liệu ở I2 sẽ đưa ra ở Y S1S0 = 11, dữ liệu ở I3 sẽ đưa ra ở Y do đú biểu thức logic của mạch khi cú thờm đường G là 28 Ta cú thể kiểm chứng lại biểu thức trờn bằng cỏch: từ bảng trạng thỏi ở trờn, viết biểu thức logic rồi rỳt gọn (cú thể dựng phương phỏp rỳt gọn dựng bỡa Karnaugh. Nhận thấy rằng tổ hợp 4 cổng NOT để đưa 2 đường điều khiển chọn S0, S1 vào cỏc cồng AND chớnh là 1 mạch mó hoỏ 2 sang 4, cỏc đường ra mạch mó hoỏ như là xung mở cổng AND cho 1 trong cỏc đường I ra ngoài. Vậy mạch trờn cũng cú thể vẽ lại như sau: Sơ đồ mạch logic của mạch Hỡnh 2.21: Sơ đồ mạch hợp kờnh 4 đầu vào mụt đõu ra Cũng núi thờm rằng, ngoài những đường như ở trờn, mạch thường cũn cú thờm đường G: được gọi là đường vào cho phộp (enable) hay xung đỏnh dấu (strobe). Mạch tổ hợp cú thể cú 1 hay nhiều đường vào cho phộp và nú cú thể tỏc động mức cao hay mức thấp. Như mạch dồn kờnh ở trờn, nếu cú thờm 1 đường cho phộp G tỏc động ở mức thấp, tức là chỉ khi G = 0 thỡ hoạt động dồn kờnh mới diễn ra cũn khi G = 1 thỡ bất chấp cỏc đường vào song song và cỏc đường chọn, đường ra vẫn giữ cố định mức thấp (cú thể mức cao tuỳ dạng mạch) 2.5.3.Thiết kế mạch dồn kờnh 8 sang 1 Sơ đồ nguyờn lý 29 . Mạch chọn kờnh 8 kờnh đầu vào X0 X1 Y X2 X3 X4 X5 X6 X7 C1 C2 C3 Hỡnh 2.22: Sơ đồ khối mạch chọn kờnh 8 đầu vào 1 đõu ra Mạch gồm cú 8 ngừ vào và một ngừ ra : - X0, X1, X2, X3, X4, X5, X6, X7 : Cỏc kờnh dữ liệu vào - Y : Kờnh dữ liệu đầu ra - C1, C2, C3 : Cỏc ngừ vào điều khiển Bảng trạng thỏi hoạt động C3 C2 C1 Y 0 0 0 X0 0 0 1 X1 0 1 0 X2 0 1 1 X3 1 0 0 X4 1 0 1 X5 1 1 0 X6 1 1 1 X7 Phương trỡnh logic mụ tả hoạt động của mạch 0 1 2 3 1 1 2 3 2 1 2 3 3 1 2 3 4 1 2 3 5 1 2 3 6 1 2 3 7 1 2 3. . . . . . . . . . . . . . . . . . . . . . . .Y X C C C X C C C X C C C X C C C X C C C X C C C X C C C X C C C        Sơ đồ mạch logic 30 Y 1 2 1 2 1 2 C3 C1C2 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 X1 X0 X5 X4 X3 X2 X6 X7 1 2 3 4 5 6 7 8 9 Hỡnh 2.23: Sơ đồ mạch chọn kờnh 8-1 2.5.4.Một số IC dồn kờnh hay dựng Hỡnh 2.24: Kớ hiệu khối của một số IC dồn kờnh hay dựng 74LS151 cú 8 đường vào dữ liệu, 1 đường vào cho phộp G tỏc động ở mức thấp, 3 đường vào chọn C B A, đường ra Y cũn cú đường đảo của nú: Khi G ở mức thấp nú cho phộp hoạt động ghộp kờnh mó chọn CBA sẽ quyết định 1 trong 8 đường dữ liệu được đưa ra đường Y. Ngược lại khi G ở mức cao, mạch khụng được phộp nờn Y = 0 bất chấp cỏc đường chọn và đường vào dữ liệu. 31 74LS153 gồm 2 bộ ghộp kờnh 4:1 cú 2 đường vào chọn chung BA mỗi bộ cú đường cho phộp riờng, đường vào và đường ra riờng. Tương tự chỉ khi G ở mức 0 đường Y mới giống 1 trong cỏc đường vào tuỳ mó chọn. 74LS157 gồm 4 bộ ghộp kờnh 2:1 cú chung đường vào cho phộp G tỏc động ở mức thấp, chung đường chọn A. Đường vào dữ liệu 1I0, 1I1 cú đường ra tương ứng là 1Y, đường vào dữ liệu 2I0, 2I1 cú đường ra tương ứng là 2Y, Khi G ở thấp và A ở thấp sẽ cho dữ liệu vào ở đường nI0 ra ở nY (n = 1,2,3,4) cũn khi A ở cao sẽ cho dữ liệu vào ở nI1 ra ở nY. Khi = 1 thỡ Y = 0 Chẳng hạn với 74LS153, kớ hiệu khối, chõn ra, bảng trạng thỏi và cấu tạo logic được minh hoạ ở những hỡnh dưới, với những IC khỏc cũng tương tự Hỡnh 2.25: Kớ hiệu khối và chõn ra của 74LS153 Bảng sự thật của 74LS53 32 Hỡnh 2.26: Cấu tạo bờn trong của 74LS153 2.5.4. Ứng dụng a) Mở rộng kờnh ghộp Cỏc mạch ghộp kờnh ớt đường vào cú thể được kết hợp với nhau để tạo mạch ghộp kờnh nhiều đường vào. Vớ dụ để tạo mạch ghộp kờnh 16:1 ta cú thể dựng IC 74LS150 hoặc cỏc IC tương tự, nhưng cú 1 cỏch khỏc là ghộp 2 IC 74LS151 Sơ đồ ghộp như sau: Hỡnh 2.27: Hai cỏch mở rộng kờnh ghộp 16 sang 1 từ IC74LS151 33 (74LS151 là IC dồn kờnh 8 sang 1) b) Chuyển đổi song song sang nối tiếp: Cỏc dữ liệu nhị phõn nhiều bit, chẳng hạn mó ASCII, word,... thường được xử lớ song song, tức là tất cả chỳng được làm 1 lỳc. Trong mỏy tớnh, dữ liệu được di chuyển từ nơi này đến nơi khỏc cựng 1 lỳc trờn cỏc đường dẫn điện song song gọi là cỏc bus. Khi dữ liệu được truyền đi qua khoảng cỏch dài chẳng hạn hàng chục một thỡ cỏch truyền song song khụng cũn thớch hợp vỡ tốn nhiều đường dõy, nhiễu, .... Lỳc này mạch dồn kờnh cú thể dựng như mạch chuyển đổi song song sang nối tiếp. Cỏch nối Hỡnh 2.28: Chuyển đổi dữ liệu truyền từ song song sang nối tiếp Mạch ở hỡnh trờn cho phộp truyền dữ liệu 16 bit trờn đường truyền nối tiếp thụng qua IC dồn kờnh 74LS150. Tất nhiờn cần 1 mạch đếm để tạo mó số nhị phõn 4 bit cho 4 đường chọn của mạch dồn kờnh (chẳng hạn 74LS93). Mạch đếm hoạt động khiến mó chọn thay đổi từ 0000 rồi 0001, rồi đến 1111 và lại vũng trở lại 0000 đếm lờn tiếp khiến dữ liệu vào song song được chuyển đổi liờn tiếp sang nối tiếp. Cũng cần phải cú một mạch dao động để tạo xung kớch cho mạch đếm, nếu tần số dao động tạo xung kớch cho mạch đếm rất lớn thỡ dữ liệu được luõn chuyển nhanh, và với tốc độ lớn như vậy với cảm nhận của con người thỡ dữ liệu dường như được truyền đồng thời. Nguyờn lớ này được ỏp dụng cho ghộp kờnh điện thoại và nhiều ứng dụng khỏc c) Dựng dồn kờnh để thiết kế tổ hợp: 34 Cỏc mạch dồn kờnh với hoạt động logic như đó xột ở trước ngoài cỏch dựng để ghộp nhiều đường đường vào cũn cú thể dựng để thiết kế mạch tổ hợp đụi khi rất dễ dàng vỡ: Khụng cần phải đơn giản biểu thức nhiều Thường dựng ớt IC Dễ thiết kế Bài toỏn thiết kế mạch tổ hợp như bảng dưới đõy cho thấy rừ hơn điều này Vớ dụ: Thiết kế mạch tổ hợp thoả bảng sự thật sau Từ bảng sự thật ta cú biểu thức logic là: Y=ABC+ABC+ABC+ABC Hay cú thể viết Đõy là biễu thức thuộc dạng tổng của cỏc tớch. Như cỏch thiết kế ở trước ta sẽ sử dụng cỏc cổng logic gồm 3 cổng NOT, 4 cổng NAND, 1 cổng OR, cũn nếu chuyển sang dựng toàn cổng NAND khụng thỡ phải cần tới 3 cổng NAND 2 đường vào, 4 cổng NAND 3 đường vào và 1 cổng NAND 4 đường vào chưa kể là phải đơn giản biểu thức nếu cú thể trước khi thực hiện. 35 Hỡnh 2.29: Thiết kế tổ hợp dựng mạch dồn kờnh Tương tự sử dụng MUX 2-1, MUX 4-1 MUX 8-1 thiết kế cỏc hàm sau: 2.6. Mạch tỏch kờnh 2.6.1. Khỏi niệm Bộ chuyển mạch phõn kờnh hay cũn gọi là tỏch kờnh, giải đa hợp (demultiplexer) cú chức năng ngược lại với mạch dồn kờnh tức là: tỏch kờnh truyền thành 1 trong cỏc kờnh dữ liệu song song tuỳ vào mó chọn đường vào. Cú thể xem mạch tỏch kờnh giống như 1 cụng tắc cơ khớ được điều khiển chuyển mạch bởi mó số. Tuỳ theo mó số được ỏp vào đường chọn mà dữ liệu từ 1 đường sẽ được đưa ra đường nào trong số cỏc đường song song. Cỏc mạch tỏch kờnh thường gặp là 1 sang 2, 1 sang 4, 1 sang 8, ...Núi chung từ 1 đường cú thể đưa ra 2n đường, và số đường để chọn sẽ phải là n. Mục dưới sẽ núi đến mạch tỏch kờnh 1 sang 4. 2.6.2. Mạch tỏch kờnh 1 sang 4 Hỡnh 2.30: Mạch tỏch kờnh 1 sang 4 Mạch tỏch kờnh từ 1 đường sang 4 đường nờn số đường chọn phải là 2 36 Khi đường cho phộp G ở mức 1 thỡ nú cấm khụng cho phộp dữ liệu vào được truyền ra ở bất kỡ đường nào nờn tất cả cỏc đường ra đều ở mức 0 Như vậy khi G = 0 BA = 00 dữ liệu S được đưa ra đường Y0, nếu S = 0 thỡ Y0 cũng bằng 0 và nếu S = 1 thỡ Y0 cũng bằng 1,tức là S được đưa tới Y0; cỏc đường khỏc khụng đổi Tương tự với cỏc tổ hợp BA khỏc thỡ lần lượt ra ở S sẽ là Y1, Y2, Y3 Biểu thức logic của cỏc đường ra sẽ là: Từ đõy cú thể dựng cổng logic để thiết kế mạch tỏch kờnh Hỡnh 2.31: Cấu trỳc của mạch tỏch kờnh 1 sang 4 Vớ dụ: Khảo sỏt IC 74LS155 Hỡnh 2.32: Kớ hiệu khối và chõn ra của 74LS155 37 Trong cấu trỳc của nú gồm 2 bộ tỏch kờnh 1 sang 4, chỳng cú 2 đường chọn A0A1 chung, đường cho phộp cũng cú thể chung khi nối chõn 2 nối với chõn 15). Một lưu ý khỏc là bộ tỏch kờnh đầu cú đường ra đảo so với đường vào (dữ liệu vào chõn 1 khụng đảo) cũn bộ tỏch kờnh thứ 2 thỡ đường vào và đường ra như nhau khi được tỏc động (dữ liệu vào chõn 14 đảo). Cấu trỳc logic của mạch khụng khỏc gỡ so với mạch đó xột ở trờn ngoài trừ mạch cú thờm đường cho phộp Bảng sự thật của 74LS155 Mạch tỏch kờnh hoạt động như mạch giải mó. Nhiều mạch tỏch kờnh cũn cú chức năng như 1 mạch giải mó. Thật vậy,vào dữ liệu S khụng được dựng như 1 đường vào dữ liệu nối tiếp mà lại dựng như đường vào cho phộp cũn cỏc đường vào chọn CBA khi này lại được dựng như cỏc đường vào dữ liệu và cỏc đường ra vẫn giữ nguyờn chức năng thỡ mạch đa hợp lại hoạt động như 1 mạch giải mó. Tuỳ thuộc mó dữ liệu ỏp vào đường C B A mà một trong cỏc đường ra sẽ lờn cao hay xuống thấp tuỳ cấu trỳc mạch. Như vậy mạch tỏch kờnh 1:4 như ở trờn đó trở thành mạch giải mó 2 sang 4 . Thực tế ngoài đường S khi này trở thành đường cho phộp giải mó, mạch trờn sẽ phải cần một số đường điều khiển khỏc để cho phộp mạch hoạt động giải mó hay tỏch kờnh; cũn cấu tạo logic của chỳng hoàn toàn tương thớch nhau. Hỡnh sau cho phộp dựng mạch tỏch kờnh 1 sang 4 để giải mó 2 sang 4. Hỡnh 2.33: Mạch tỏch kờnh hoạt động như mạch giải mó 38 Tương tự ta cũng cú cỏc loại mạch khỏc như vừa tỏch kờnh 1:8 vừa giải mó 3:8, tỏch kờnh 1:16/giải mó 4:16 2.6.3.Thiết kế mạch phõn kện 1 ngừ vào 8 ngừ ra Sơ đồ nguyờn lý Mạch tỏch kờnh (1-8) X Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 C3 C2 C1 . Hỡnh 2.34: Sơ đồ nguyờn lý mạch phõn kờnh 1-8 Trong đú: X: Kờnh dữ liệu vào Y1, Y2, Y3, Y4, Y5, Y6, Y7, Y8: là cỏc kờnh đầu ra C1, C2, C3 : là tớn hiệu điều khiển Tại một thời điểm chỉ cú một đõu ra được kết nối tới kờnh đầu vào, tuy theo giỏ trị của tổ hợp biến điều khiển để chỳng ta xỏc định được kờnh nào được phộp kết nối với đầu vào. Bản trạng thỏi mụ ta quỏ trỡnh hoạt động mạch phõn kờnh C3 C2 C1 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 x 0 0 0 0 0 0 0 0 x 0 0 0 0 0 0 0 0 x 0 0 0 0 0 0 0 0 x 0 0 0 0 0 0 0 0 x 0 0 0 0 0 0 0 0 x 0 0 0 0 0 0 0 0 x 0 0 0 0 0 0 0 0 x 39 Phương trỡnh logic cỏc ngừ ra 1 1 2 3. . .Y X C C C 2 1 2 3. . .Y X C C C 3 1 2 3. . .Y X C C C 4 1 2 3. . .Y X C C C 5 1 2 3. . .Y X C C C 6 1 2 3. . .Y X C C C 7 1 2 3. . .Y X C C C 8 1 2 3. . .Y X C C C Sơ đồ mạch logic . 1 2 1 2 1 2 C1C2C3X 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 Y1 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Hỡnh 2.35: Sơ đồ mạch phõn kờnh 1 đầu vào 8 đầu ra 2.6.4. Một số IC giải mó tỏch kờnh hay dựng Khảo sỏt IC tỏch kờnh/giải mó tiờu biểu 74LS138 74LS138 là IC MSI giải mó 3 đường sang 8 đường hay tỏch kờnh 1 đường sang 8 đường thường dựng và cú hoạt động logic tiờu biểu, nú cũn thường được dựng như mạch giải mó địa chỉ trong cỏc mạch điều khiển và trong mỏy tớnh. Sơ đồ chõn và kớ hiệu logic như hỡnh dưới đõy: 40 Hỡnh 2.36: Kớ hiệu khối và chõn ra của 74LS138 Trong đú A0, A1, A2 là 3 đường địa chỉ đường vào E1, E2 là cỏc đường vào cho phộp (tỏc động mức thấp) E3 là đường vào cho phộp tỏc động mức cao O0 đến O7 là 8 đường ra (tỏc động ở mức thấp ) Hỡnh 2. 37: Cấu trỳc bờn trong 74LS138 Hoạt động giải mó như sau: Đưa dữ liệu nhị phõn 3bit vào ở C, B, A(LSB), lấy dữ liệu ra ở cỏc đường O0 đến O7; đường cho phộp E2 và E3 đặt mức thấp, đường cho phộp E1 đặt ở mức cao. Chẳng hạn khi CBA là 001 thỡ đường O1 xuống thấp cũn cỏc đường ra khỏc đều ở cao. Hoạt động tỏch kờnh: Dữ liệu vào nối tiếp vào đường E2, hay E3 (với đường cũn lại đặt ở thấp). Đặt G = 1 để cho phộp tỏch kờnh. Như vậy dữ liệu ra song song vẫn lấy ra ở cỏc đường O0 đến O7. Chẳng hạn nếu mó chọn là 001thỡ dữ liệu nối tiếp S sẽ ra ở đường O1 và khụng bị đảo. Mở rộng đường giải mó: 74LS138 dựng thờm 1 cổng đảo cũn cho phộp giải mó địa chỉ từ 5 sang 32 đường (đủ dựng trong giải mó địa chỉ của mỏy vi tớnh). Hỡnh ghộp nối như sau: 41 Hỡnh 2.38: Ghộp 4 IC 74LS138 để cú mạch giải mó 5 đường sang 32 đường 2.6.5: Ứng dụng a) Dựng mạch tỏch kờnh thiết kế mạch logic Cũng giống như mạch dồn kờnh, mạch tỏch kờnh hay giải mó cũn cú thể dựng để thiết kế mạch logic tổ hợp. Nếu như việc thiết kế tổ hợp dựng mạch dồn kờnh khụng dựng thờm cỏc cổng logic thỡ với mạch tỏch kờnh hay giải mó tổ hợp lại phải thờm vào một số cổng logic mới đạt được logic tổ hợp mong muốn. Nhưng bự lại, mạch tỏch kờnh/giải mó cho phộp thiết kế tổ hợp nhiều đường ra một cỏch dễ dàng. Vớ dụ sau sẽ minh hoạ rừ hơn vấn đề này: Cho bảng sự thật như hỡnh sau: 42 Nếu sử dụng cỏch cũ, ta sẽ xõy dựng bỡa K, rồi rỳt gọn, với 4 đường vào, 4 đường ra, xem ra việc rỳt gọn khỏ dài và phức tạp. Dựng IC 74154 (giải mó 4 sang 16, tỏch kờnh 1 sang 16), thỡ bài toỏn sẽ đơn giản hơn. Thật vậy, trước hết cần nối 4 đường vào A, B, C, D tới 4 đường chọn của IC tỏch kờnh, rồi dựa vào bảng sự thật ở trờn ,ta xỏc định cỏc vị trớ tổ hợp làm Y0 lờn 1. Bờn mạch giải mó/tỏch kờnh ta sẽ nối cỏc đường ra tương ứng với vị trớ tổ hợp tới Y0. Vỡ cú tất cả 5 đường ra lờn 1 nờn cuối cựng Y0 sẽ là NAND của 5 đường ra ấy. Tương tự với cỏc đường ra Y1, Y2, Y3. Cỏch nối mạch như hỡnh dưới đõy Hỡnh 2.40: Ứng dụng mạch tỏch kờnh thiết kế tổ hợp Nếu trong 1 cột đường ra mà số bit 0 nhiều hơn số bit 1 thỡ ta sẽ dựng cổng NOR gom tất cả cỏc đường bit 0 ấy. b) Chia sẻ đường truyền Ở phần trước ta đó núi đến ứng dụng của mạch dồn kờnh cho phộp chuyển đổi dữ liệu từ song song sang nối tiếp và truyền đi. Khi dữ liệu đến nơi cần nhận, chẳng hạn mỏy tớnh khỏc thỡ nú cũng xử lớ dữ liệu ở dạng song song. Do đú lại phải cần 1 mạch chuyển đổi từ dữ liệu nối tiếp đến thành dữ liệu song song và ở đõy mạch giải mó/tỏch kờnh được dựng 43 Hỡnh 2.41: Truyền dữ liệu nối tiếp Để ý là mạch giải mó/tỏch kờnh ở bờn nhận cũng phải cần mó chọn ỏp vào cỏc đường DCBA, mó này được lấy từ mạch đếm bờn truyền, do đú dữ liệu bờn truyền đi và bờn nhận lại mới đồng bộ nhau. Như vậy ta sẽ cần 5 đường dõy gồm 1 đường truyền dữ liệu nối tiếp, 1 đường mass chung và 4 đường mó số chọn. Ngoài ra do mạch đếm tự động reset khi đếm hết mó (lờn 1111) làm dữ liệu được truyền liờn tục nờn ta cần phải cú 1 mạch chốt ở đường ra song song để chặn dữ liệu lại khi đủ 16 bit truyền mới cho ra một lượt Thực ra thỡ cỏch truyền này vẫn chưa hiệu quả lắm, chỉ dựng ở khoảng cỏch gần, ta vẫn cú thể giảm bớt số dõy chuyền đi nữa (thay vỡ 6 đường dõy như ở trờn). Thật vậy, thay vỡ truyền đi tới 4 đường cho mó số chọn từ mạch đếm ta sẽ chỉ truyền đi 1 đường xung đồng hồ chung tức là bờn nhận sẽ đặt thờm 1 mạch đếm nữa để tạo mó số chọn cho bộ giải mó/tỏch kờnh và mạch đếm này được cấp xung ck giống như mạch đếm của bờn truyền. Cỏch hay hơn nữa là truyền xung ck ngay trờn đường truyền nối tiếp, tất nhiờn ta phải mó hoỏ xung ck lại để nú khụng lẫn lộn với dữ liệu truyền và bờn nhận cũng phải cú 1 mạch phỏt hiện và tỏch xung ck ra khỏi dữ liệu nhận. Đõy được gọi là cỏch truyền tin (dữ liệu) nối tiếp đồng bộ (synchronuous data transmission). Ngoài ra cũn cú cỏch truyền tin nối tiếp khụng đồng bộ tức là bờn truyền và bờn nhận khụng dựng xung đồng hồ như nhau, hay núi 44 cỏch khỏc dữ liệu truyền và nhận khụng đồng bộ nhau. 2 cỏch truyền này ta sẽ được tỡm hiểu rừ hơn nhiều ở mụn học “truyền số liệu”, “giao tiếp mỏy tớnh” Cũng cần núi thờm rằng cỏc đường vào của mạch dồn kờnh khụng chỉ là 1 byte, 1 word dữ liệu song song cần truyền mà cú thể là cỏc đường tớn hiệu riờng lẻ, chẳng hạn một số đường lấy từ cảm biến nhiệt độ của lũ nhiệt, của cỏc gian phũng chống chỏy nổ; một số khỏc là từ cảm biến dũ mực chất lỏng, một số khỏc lại từ cỏc cụng tắc tiếp điểm khi bị tỏc động sẽ tạo mức tớn hiệu logic phản hồi, .....Tất cả đều được thu thập chuyển đổi và dồn lại để truyền về nơi cần thiết chẳng hạn phũng giỏm sỏt điều khiển. Tại đõy cỏc thụng tin được tỏch trở lại và xử lớ, hiển thị về tỡnh trạng của nơi đang giỏm sỏt thu thập chẳng hạn cú kẻ đột nhập cửa, cú khúi cú thể xảy ra chỏy, mực nước, nhiệt độ vượt quỏ mức cho phộp hay tất cả vẫn bỡnh thường. Như vậy đõy cú thể được sử dụng cho hệ thống theo dừi an ninh từ xa. 2.7. Thiết kế mạch mó húa Mạch mó húa (Encoder) là mạch cú nhiệm vụ biến đổi những ký hiệu quen thuộc với con người, sang những ký hiệu khụng quyen thuộc với con người. 2.7.1.Thiết kế mạch mó húa nhị phõn từ 8 sang 3 Sơ đồ khối mạch như sau Hỡnh 2.42: Sơ đồ khối mạch mó húa nhị phõn từ 8 sang 3 Trong đú - x0, x1,. . ., x7 là cỏc ngừ vào tớn hiệu - A, B, C là cỏc ngừ ra Mạch mó húa nhị phõn thực hiện biến đổi tớn hiệu ngừ vào thành mụt từ mó nhĩ phõn tương ứng ở ngừ ra cụ thể như sau: 0 →000 1→001 2→ 010 3→ 011 4→100 5→101 6→ 110 7→ 111 Chọn mức tỏc động tớch cực ở ngừ vào là mức logic 1, ta cú bản trạng thỏi mụ tả hoạt động của mạch như sau: 45 Khi một ngừ vào ở trạng thỏi tớch cực ( mức logic 1) và cỏc ngừ vào khụng được tớch cực nhận mức logic 0. Thỡ ngừ ra xuật hiện từ mó tương ứng . Cụ thể khi x0=1, cỏc đầu ra cũn lại x1= x2= x3 = x4 = x5 = x6 = x7 = 0 , thỡ từ mó ngừ ra là 000. khi x1=1 cỏc đầu ra cũn lại x0= x2= x3 = x4 = x5 = x6 = x7 = 0, thỡ từ mó ngừ ra nhận giỏ trị 001,..vv Từ bảng trạng thỏi ta cú phương trỡnh trạng thỏi ngừ ra như sau: Từ phương trỡnh trạng thỏi ngừ ra ta cú sơ đồ mạch logic thực hiện quả trỡnh mó húa như sa Mạch logic dựng phần tử OR 46 Hỡnh 2.43: Mạch mó húa nhị phõn 8 bit sang 3 2.7.2.Thiết kế mạch mó húa thập phõn 10-4 Sơ đồ khối Hỡnh 2.44: Sơ đụ đồ khối mạch mó húa thập phõn Trong đú - x0, x1,. . ., x9 là cỏc ngừ vào tớn hiệu - A, B, C, D là cỏc ngừ ra Mạch mó húa nhị phõn thực hiện biến đổi tớn hiệu ngừ vào thành mụt từ mó nhĩ phõn tương ứng ở ngừ ra cụ thể như sau: 0 →0000 1→0001 2→ 0010 3→ 0011 4→ 0100 5→0101 6→ 0110 7→ 0111 8→1000 9→1001 Chọn mức tỏc động tớch cực ở ngừ vào là mức logic 1, ta cú bản trạng thỏi mụ tả hoạt động của mạch như sau: Từ bảng trạng thỏi ta cú phương trỡnh trạng thỏi ngừ ra như sau: 47 Từ phương trỡnh trạng thỏi tối giản ta cú sơ đồ mạch logic dựng phần tử OR như sau: Hỡnh 2.45: Sơ đồ mạch mó húa thập phõn dựng OR 2.8. Thiết kế mạch mó húa ưu tiờn Với mạch mó hoỏ được cấu tạo bởi cỏc cổng logic như ở hỡnh trờn ta cú nhận xột rằng trong trường hợp nhiều phớm được nhấn cựng 1 lỳc thỡ sẽ khụng thể biết được mó số sẽ ra là bao nhiờu. Do đú để đảm bảo rằng khi 2 hay nhiều phớm hơn được nhấn, mó số ra chỉ tương ứng với đường vào cú số cao nhất được nhấn, người ta đó sử dụng mạch mó hoỏ ưu tiờn. Vấn đề ưu tiờn: Khi cú nhiều tớn hiệu đồng thời tỏc động, tớn hiệu nào cú mức ưu tiờn cao hơn ở thời điểm đang xột sẽ tỏc động, tức là nếu ngừ vào cú độ ưu tiờn cao hơn bằng 1 trong khi nếu cỏc ngừ vào cú độ ưu tiờn thấp hơn nếu bằng 1 thỡ mạch sẽ tạo ra từ mó nhị phõn ứng với ngừ vào cú mức độ ưu tiờn cao nhất. 48 2.8.1. Thiết kế mạch mó húa ưu tiờn 4-2 Hỡnh 2.46: Sơ đồ mụ phỏng Bảng chõn lý Phương trỡnh tối giản: Hỡnh 2.47: Sơ đồ mạch mó húa ưu tiờn 4-2 IC 74LS147 là mạch mó hoỏ ưu tiờn 10 đường sang 4 đường, nú đó được tớch hợp sẵn tất cả cỏc cổng logic trong nú. Kớ hiệu khối của 74LS147 như hỡnh 2.1.5 ở bờn dưới: Hỡnh 2.48: IC74LS147 Bảng sự thật của 74LS147 49 Nhỡn vào bảng sự thật ta thấy thứ tự ưu tiờn giảm từ đường vào 9 xuống đường vào 0. Chẳng hạn khi đường vào 9 đang là 0 thỡ bất chấp cỏc đường khỏc (X) số BCD ra vẫn là 1001 (qua cổng đảo nữa). Chỉ khi đường vào 9 ở mức 1 (mức khụng tớch cực) thỡ cỏc đường vào khỏc mới cú thể được chấp nhận, cụ thể là đường vào 8 sẽ ưu tiờn trước nếu nú ở mức thấp.Với mạch mó hoỏ ưu tiờn 8 đường sang 3 đường, cũng cú IC tương ứng là 74LS148. 2.9. Thiết kế mạch giải mó Mạch giải mó là mạch cú chức năng ngược lại với mạch mó hoỏ tức là nếu cú 1 mó số ỏp vào đường vào thỡ tương ứng sẽ cú 1 đường ra được tỏc động, mó đường vào thường ớt hơn mó đường ra. Tất nhiờn đường vào cho phộp phải được bật lờn cho chức năng giải mó. Mạch giải mó được ứng dụng chớnh trong ghộp kờnh dữ liệu, hiển thị led 7 đoạn, giải mó địa chỉ bộ nhớ. Hỡnh dưới là sơ đồ khối của mạch giải mó 2.9.1. Giải mó 3 sang 8 Mạch giải mó 3 đường sang 8 đường bao gồm 3 đường vào tạo nờn 8 tổ hợp trạng thỏi, ứng với mỗi tổ hợp trạng thỏi được ỏp vào sẽ cú 1 đường ra được tỏc động. 50 Hỡnh 2.49: Khối giải mó 3 sang 8 Bảng sự thật mạch giải mó 3 sang 8 Từ bảng sự thật ta cú thể vẽ được sơ đồ mạch logic của mạch giải mó trờn Hỡnh 50: Cấu trỳc mạch giải mó 3 sang 8 • Ứng dụng a).rỳt gọn hàm logic sử dụng mạch giải mó Nhiều hàm logic cú đường ra là tổ hợp của nhiều đường vào cú thể được xõy dựng từ mạch giải mó kết hợp với một số cổng logic ở đường ra(mạch giải mó chớnh là 1 mạch tổ hợp nhiều cổng logic cỡ MSI). Mạch giải mó đặc biệt hiệu quả hơn so với việc sử dụng cỏc cổng logic rời trong trường hợp cú nhiều tổ hợp đường ra. Vớ dụ: Sau thực hiện mạch cộng 3 số X, Y, Z cho tổng là S và số nhớ là C thực hiện bằng mạch giải mó: Giả sử mạch cộng thực hiện chức năng logic như bảng sau: X Y Z S C 0 0 0 0 0 1 0 1 0 0 51 Từ bảng cho phộp ta xỏc định được cỏc tổ hợp logic đường vào để S rồi C ở mức cao Như vậy sẽ cần 1 cổng OR để nối chung cỏc tổ hợp logic thứ 1, 2, 4, 7 để đưa ra đường S Tương tự đường ra C cũng cần 1 cổng OR với đường vào là tổ hợp logic thứ 2, 5, 6, 7 Vậy mạch giải mó thực hiện bảng logic trờn sẽ được mắc như sau: Hỡnh 2.51: Ứng dụng mạch giải mó làm mạch cộng 2.9.2. Mạch giải mó BCD sang thập phõn 74LS42 là IC làm nhiệm vụ giải mó 4 đường sang 10 đường. Cấu tạo logic và bảng hoạt động của nú sẽ minh hoạ rừ hơn cho mạch giải mó này: Hỡnh 2.52: Sơ đồ chõn IC giải mó BCD sang thập phõn 0 0 1 1 1 1 1 1 0 0 1 1 0 1 0 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 52 Hỡnh 2.53: Cấu trỳc mạch của 74LS42, giải mó 4 sang 10 Bảng sự thật của 74LS42 Để ý là vỡ cú 4 đường vào nờn sẽ cú 16 trạng thỏi logic đường ra. Ở đõy chỉ sử dụng 10 trạng thỏi logic đầu, 6 trạng thỏi sau khụng dựng. Với mạch giải mó 4 sang 16 thỡ sẽ tận dụng hết số trạng thỏi ra. Một điểm nữa là cỏc đường ra của 7442 tỏc động ở mức thấp Về nguyờn tắc ta cú thể mó hoỏ từ n đường sang m đường và ngược lại giải mó từ m đường sang n đường, chức năng giữa mó hoỏ và giải mó khụng rừ rệt lắm, chỳng đều làm nhiệm vụ chuyển đổi từ mó này sang mó khỏc (những mạch ở trờn đều núi đến mó hệ 2, thực ra cũn nhiều loại mó khỏc). Cũng chỉ cú một số chỳng được tớch hợp sẵn trong IC như 7441, 7442 là giải mó BCD sang thập phõn, 7443 là giải mó thừa 3 sang thập phõn, Mạch sau minh hoạ cỏch kết hợp mạch đếm sẽ học ở chương sau với mạch giải mó để cung cấp cỏc hoạt động định thời và định thứ tự, IC giải mó 7445 được dựng vỡ tải là động cơ cú ỏp lớn dũng lớn ngoài sức cung cấp của cỏc IC giải mó thường 53 Hỡnh 2.54: Ứng dụng 74LS45 Hỡnh trờn cho thấy, mạch đếm tạo ra 16 tổ hợp trạng thỏi cho mạch mó hoỏ. Phải 4 chu kỡ xung ck thỡ Q3 mới xuống thấp, cho phộp động cơ được cấp nguồn; cũn đốn được mở chỉ sau 8 chu kỡ xung ck. Thời gian mở của tải là 1 chu kỡ xung ck. Ta cú thể điều chỉnh thời gian này từ mạch dao động tạo xung ck. Về nguyờn tắc hoạt động của mạch đếm 74LS90 ta sẽ tỡm hiểu ở chương sau. 2.9.3. Thiết kế mạch giải mó BCD sang led 7 đoạn Một dạng mạch giải mó khỏc rất hay sử dụng trong hiển thị led 7 đoạn đú là mạch giải mó BCD sang led 7 đoạn. Mạch này phức tạp hơn nhiều so với mạch giải mó BCD sang thập phõn đó núi ở phần trước bởi vỡ mạch khi này phải cho ra tổ hợp cú nhiều đường ra lờn cao xuống thấp hơn (tuỳ loại đốn led anode chung hay cathode chung) để làm cỏc đoạn led cần thiết sỏng tạo nờn cỏc số hay kớ tự. Led 7 đoạn Trước hết hóy xem qua cấu trỳc và loại đốn led 7 đoạn của một số đốn được cấu tạo bởi 7 đoạn led cú chung anode (AC) hay cathode (KC); được sắp xếp hỡnh số 8 vuụng (như hỡnh trờn) ngoài ra cũn cú 1 led con được đặt làm dấu phẩy thập phõn cho số hiện thị; nú được điều khiển riờng biệt khụng qua mạch giải mó. Cỏc chõn ra của led được sắp xếp thành 2 hàng chõn ở giữa mỗi hàng chõn là A chung hay K chung. Thứ tự sắp xếp cho 2 loại như trỡnh bày ở dưới đõy. 54 Hỡnh 2.55: Cấu trỳc và chõn ra của 1 dạng led 7 đoạn Hỡnh 2.56: Led 7 đoạn loại anode chung và cathod chung cựng với mạch thỳc giải mó Để đốn led hiển thị 1 số nào thỡ cỏc thanh led tương ứng phải sỏng lờn, do đú, cỏc thanh led đều phải được phõn cực bởi cỏc điện trở khoảng 180 đến 390 ohm với nguồn cấp chuẩn thường là 5V. IC giải mó sẽ cú nhiệm vụ nối cỏc chõn a, b,.. g của led xuống mass hay lờn nguồn (tuỳ A chung hay K chung) Khảo sỏt 74LS47 Với mạch giải mó ở trờn ta cú thể dựng 74LS47. Đõy là IC giải mó đồng thời thỳc trực tiếp led 7 đoạn loại Anode chung luụn vỡ nú cú cỏc đường ra cực thu để hở và khả năng nhận dũng đủ lớn. Sơ đồ chõn của IC như sau: 55 Hỡnh 2.57: Kớ hiệu khối và chõn ra 74LS47 Trong đú  A, B, C, D là cỏc đường vào mó BCD  RBI là đường vào xoỏ dợn súng  LT là đường thử đốn  BI/RBO là đường vào xoỏ hay đường ra xoỏ rợn  a tới g là cỏc đường ra (cực thu để hở) Hỡnh 2.58: Cấu trỳc bờn trong của 74LS47 và dạng số hiển thị Hoạt động của IC được túm tắt theo bảng dưới đõy 56  Nhận thấy cỏc đường ra mạch giải mó tỏc động ở mức thấp (0) thỡ led tương ứng sỏng  Ngoài 10 số từ 0 đến 9 được giải mó, mạch cũng cũn giải mó được 6 trạng thỏi khỏc, ở đõy khụng dựng đến (ghi chỳ 2)  Để hoạt động giải mó xảy ra bỡnh thường thỡ chõn LT và BI/RBO phải ở mức cao  Muốn thử đốn led để cỏc led đều sỏng hết thỡ kộo chõn LT xuống thấp (ghi chỳ 5)  Muốn xoỏ cỏc số (tắt hết led) thỡ kộo chõn BI xuống thấp (ghi chỳ 3) Khi cần giải mó nhiều led 7 đoạn ta cũng cú thể ghộp nhiều tầng IC, muốn xoỏ số 0 vụ nghĩa ở trước thỡ nối chõn RBI của tầng đầu xuống thấp, khi này chõn ra RBO cũng xuống thấp và được nối tới tầng sau nếu muốn xoỏ tiếp số 0 vụ nghĩa của tầng đú (ghi chỳ 4). Riờng tầng cuối cũng thỡ RBI để trống hay để mức cao để vẫn hiển thị số 0 cuối cựng Vớ dụ: Hóy xem một ứng dụng của mạch giải mó led 7 đoạn: 57 Hỡnh 2.60. Ứng dụng mạch giải mó 74LS47  Mạch dao động tạo ra xung kớch cho mạch đếm, ta cú thể điều chỉnh chu kỡ xung để mạch đếm nhanh hay chậm  Mạch đếm tạo ra mó số đếm BCD một cỏch tự động đưa tới mạch giải mó cú thể là cho đếm lờn hay đếm xuống  Mạch giải mó sẽ giải mó BCD sang led 7 đoạn để hiển thị số đếm thập phõn Bõy giờ ta cú thể thay mạch dao động bằng 1 bộ cảm biến chẳng hạn dựng bộ thu phỏt led đặt ở cửa vào nếu mỗi lần cú 1 người vào thỡ bộ cảm biến sẽ tạo 1 xung kớch kớch cho mạch đếm. Lưu ý rằng IC 7490 là IC đếm chia 10 khụng đồng bộ mà ta sẽ học ở chương sau Như vậy với ứng dụng này ta đó cú hệ thống đếm số người vào cổng cũng cú thể đếm sản phẩm qua băng truyền, tất nhiờn chỉ hạn chế ở số người vào nhiều nhất là 9. Khi này hỡnh trờn được trỡnh bày ở dạng mạch cụ thể như sau: Hỡnh 2.61: Minh hoạ ứng dụng 74LS47 trong mạch hiển thị led 7 đoạn 2.9. Thiết kế mạch điều khiển ma trận LED 5x7 2.9.1. Cấu tạo ma trận LED 5x7 Ma trận LED 5x3 là một ma trận gồm 35 đốn LED được sắp xếp thành 7 hàng và 5 cột, cỏc đốn LED này được nối chung với nhau bởi Anot hoặc Katot. Tại mỗi giao điểm của hàng với cột là một LED đơn 58 Hỡnh2. 44: Sơ đồ cấu trỳc bờn trong ma trận LED 5x7 Catốt chung 2.9.2. Điều khiển ma trận LED 5x7 Trong phần này chỳng ta chỉ đi tỡm hiểu cỏch thức điều khiển ma trận led để hiển thị cỏc chữ cỏi, cỏc con số hoặc cỏc ký hiệu tĩnh. Trước tiờn ta xỏc định tất cả những nội dung cú thể được hiển thị trờn ma trận để xỏc định với từng nội dung hiển thị, đốn LED nào trong ma trận sẽ được sỏng và đốn nào khụng được sỏng. Từ những kết quả giải mó đú ta xỏc định được nhúm cỏc đốn LED sẽ sỏng cho một hoặc một số nội dung được hiển thị hay núi khỏc đi ta xem cú cỏc đốn nào hoạt động giống nhau thỡ nhúm thành một nhúm. Như vậy thay vỡ phải điều khiển 7x5=35 đốn LED đơn ta cú thể chỉ phải điều khiển một số lượng nhúm đốn nào đú ớt hơn nhiều. Để điều khiển được ma trận LED điều đõu tiờn cần tớnh được mó của LED. Tỳy theo mỗi loại khỏc nhau để chung ta vào hàng và cột là cỏc mức logic 0 hay 1. Nguyờn lý quột dựa vào hiện tượng lưu ảnh trờn vừng mạch và con người chỉ nhỡn được 24h/s. Tại mỗi thời điểm chỉ cú một điểm sỏng, do tần số quột nhanh nờn mắt con người cảm nhận được LED quột đồng thời. Khi muốn LED nào sang chỳng ta cần phải đưa tớn hiệu vào điều khiển cho LED đú. 59 2.3.7.3. Vớ dụ Thiết kế mạch hiện thị chữ DTVT trờn ma trận LED VT ĐT ĐT T VT V Đ T Đ V V Đ T ĐV Đ ĐV ĐT V Đ ĐV T V Đ Đ VT Đ Đ ĐTV ĐTV: Y1 ĐT: Y2 ĐV: Y3 VT: Y4 Đ: Y5 T: Y6 V: Y7 Ta cú bảng chõn lý sau: A B Y1 Y2 Y3 Y4 Y5 Y6 Y7 Đ 0 0 1 1 1 0 1 0 0 T 0 1 1 1 0 1 0 1 0 V 1 0 1 0 1 1 0 0 1 T 1 1 1 1 0 1 0 1 0 Từ bảng chõn lý ta cú được cỏc phương trỡnh của lối ra Y và cú thể vẽ được sơ đồ mạch. 60 Chương 3. Mạch tuần tự 3.1. Khỏi niệm chung Trigơ (Flip - Flop) là phần tử cơ bản nhất để từ đó chế tạo ra các mạch dãy (mạch logic có nhớ). Mạch Trigơ thuộc loại mạch không đồng bộ có hai trạng thái ổn định bền theo thời gian ứng với hai mức logic "1" và "0". Trạng thái của Trigơ có thể thay đổi khi tác động xung lên các đầu vào. Trạng thái t-ơng lai của Trigơ không những phụ thuộc vào các biến vào mà còn phụ thuộc vào trạng thái hiện tại. Khi ngừng tác động xung lên các đầu vào , trạng thái Trigơ giữ nguyên, với đặc điểm này các mạch Trigơ đ-ợc dùng để l-u trữ thông tin d-ới dạng mã nhị phân. 3.2. Cỏc loai Trigơ 3.2.1 Trigơ R-S không đồng bộ Là loại Trigơ cơ bản nhất để từ đó tạo ra các loại Trigơ khác gồm có 2 đầu vào là R, S và hai đầu ra Q, Q với: - Q: Đầu ra chính thờng đợc sử dụng. - Q : Đầu ra phụ, luôn thoả mãn Q + Q = 1 - R (Reset): Đầu vào xoá. - S (Set): Đầu vào thiết lập. ý tởng thiết kế trigơ R-S không đồng bộ theo các điều kiện sau: + Rn = Sn = 0, trạng thái của trigơ giữ nguyên  Qn+1 = Qn. + Rn = 0; Sn = 1 đầu ra trigơ nhận giá trị "1"  Qn+1 = 1. + Rn = 1; Sn = 0 đầu ra trigơ nhận giá trị "0"  Qn+1 = 0. + Rn = 1; Sn = 1 đây là trạng thái cấm , trạng thái Trigơ là không xác định, trong bảng trạng thái đợc đánh dấu bằng dấu "x". Hoạt động của trigơ R-S tuân theo bảng trạng thái nh hình vẽ. - n: Trạng thái hiện tại - n + 1: Trạng thái tơng lai. - "-": Giá trị tuỳ chọn - có thể lấy giá trị "1" hoặc "0". - x: Trạng thái cấm tại đó giá trị của hàm ra là không xác định. 61 Hỡnh 3.1: Sơ đồ mụ phỏng Bảng trạng thỏi Bảng chuyển tiếp Bảng đầu vào kích Thực hiện nhóm các ô có giá trị “1” trong bảng trạng thái (dạng tuyển) ta có: nnn1n Q.RSQ  (1) Nhóm các ô có giá trị “0” trong bảng trạng thái (dạng hội) ta có: )SQ.(RQ nnn1n  (2) Từ (1)  nnnnnn1n R.Q.SR.QSQ  (3) Từ (2)  nnnnnn1n S.Q.R)SQ(.RQ   )S.Q.(RQ nnn1n  (4) Từ (2)  )SQ(R)SQ.(RQ nnnnnn1n  (5) Từ (1)  nnnnnn1n RQSQ.RSQ  nnn1n RQSQ  (6) Từ (3) và (4), (5) và (6) cho phép ta xây dựng Trigơ RS không đồng bộ từ các phần tử NAND, các phần tử NOR hai lối vào. 62 Hỡnh 3.2: Sơ đồ Trigơ R-S dung phần tử NAND Hỡnh 3.3: Sơ đồ Trigơ R-S dựng phần tử NOR ( a ) ( b) Hỡnh 3.4: Giản đồ điện ỏp làm việc của Trigơ R-S tử NAND (a), từ NOR (b) 3.2.2. Trigơ R-S đồng bộ. Ng-ời ta muốn Trigơ chỉ phản ứng vào những thời điểm xác định, điều này đ-ợc hực hiện bằng cách đ-a thêm tới đầu vào tín hiệu phụ C đ-ợc gọi là tín hiệu đồng bộ. Khi C = "0" thì R =S =1 trạng thái Trigơ giữ nguyên còn C = "1" hoạt động của sơ đồ giống Trigơ R-S không đồng bộ nh- đã phân tích ở phần trên. 63 Hỡnh 3.5: Trigơ R-S đồng bộ 3.2.3. Trigơ D (Delay) Gồm có hai đầu vào C, Dn và hai đầu ra Qn, nQ với: - C: Biến điều khiển (xung nhịp - xung đồng bộ) - Dn: Dữ liệu vào. ý t-ởng thiết kế trigơ D tuân theo các điều kiện sau: + Khi C = 0, trạng thái của trigơ giữ nguyên  Qn+1 = Qn. + Khi C = 1, giá trị đầu ra trigơ nhận giá trị đa đến đầu vào D  Qn+1 = Dn. Hỡnh 3.6: Sơ đồ mô phỏng Bảng trạng thái Bảng chuyển tiếp Bảng đầu vào kích Thực hiện nhóm các ô có giá trị “1” trong bảng trạng thái (dạng tuyển) ta có: nnnnnnnnnn1n D.C.QD.CDCQD.CD.QC.QD.CQ        64 .D.C.C.Q.D.CD.C.C.QD.C nnnnnn  (1) Thực hiện nhóm các ô có giá trị “0” trong bảng trạng thái (dạng hội) ta có:                nnnnnnnnnnnnn nnnnnnnnnn1n D.C.Q.D.C.CD.C.Q.D.CD.CQ.DCD.CCD1Q.DC D.CC.QD.QQ.DCDQ.CQ.DCQ   .D.C.Q.D.C.CQ nnn1n   (2) Từ các biểu thức (1) và (2) ta có mạch điện của trigơ D đợc xây dựng từ các phần tử NAND hai lối vào. Hỡnh 3.7: Trigơ D xõy dựng từ phần tử NAND Hỡnh 3.8: Giản đồ xung mụ tả quỏ trỡnh hoạt động Trigơ D 3.2.4. Trigơ vạn năng J-K Gồm có 3 đầu vào C, Jn, Kn và hai đầu ra Qn, nQ với: - C: Xung đồng bộ. - Jn, Kn: Các đầu vào điều khiển. ý t-ởng thiết kế trigơ vạn năng J, K theo các điều kiện sau: + Kn = Jn = 0, trạng thái của trigơ giữ nguyên  Qn+1 = Qn. + Kn = 0; Jn = 1 đầu ra trigơ nhận giá trị "1"  Qn+1 = 1. + Kn = 1; Jn = 0 đầu ra trigơ nhận giá trị "0"  Qn+1 = 0. + Kn = 1; Jn = 1 trigơ lật trạng thái  Qn+1 = Qn . 65 Hỡnh 3.9: Sơ đồ mụ phỏng Bảng trạng thỏi Bảng chuyển tiếp Bảng đầu vào kớch Thực hiện nhóm các ô có giá trị “1” trong bảng trạng thái (dạng tuyển) ta có: nnnn1n Q.JQ.KQ  (1) Nhóm các ô có giá trị “0” trong bảng trạng thái (dạng hội) ta có: )QJ).(QK(Q nnnn1n  (2) Các biểu thức (1) hoặc (2) đ-ợc gọi là ph-ơng trình đặc tính của Trigơ vạn năng J-K Hỡnh 3.10: Sơ đồ mạch logic Trigơ J-K 66 Hỡnh 3.11: Sơ đồ xung mụ tả quỏ trỡnh làm việc Trigơ J-K 3.2.5. Trigơ đếm T Có hai đầu vào T, C, hai đầu ra Q, Q . -C: Xung đồng bộ (xung nhịp). -T: Biến điều khiển, thoả mãn yêu cầu sau: + T = "0" trạng thái Trigơ giữ nguyên  Qn+1 = Qn. + T = "1" Trigơ lật trạng thái  Qn+1 = nQ . Sơ đồ mụ phỏng Bảng trạng thỏi Bảng chuyển tiếp Bảng đầu vào kớch Từ bảng chuyển tiếp ta có: nnnn1n Q.TQ.TQ  (1) )QT).(QT(Q nnnn1n  (2) Biểu thức (1) và (2) đ-ợc gọi là ph-ơng trình đặc tính của Trigơ đếm T. Hỡnh 3.12: Sơ đồ xung mụ tả quỏ trỡnh làm việc Trigơ T 67 3.3. Thiết kế bộ đếm đồng bộ 3.3.1. Cỏc bước thiết kế bộ đếm đồng bộ - Phõn tớch yờu cầu thiết kế, vẽ giản đồ xung mụ tả - Xỏc định loại trigơ, số lượng trigơ - Lập bảng trạng thỏi của bộ đếm - Lập phương trỡnh trạng thỏi - Vẽ sơ đồ logic 3.3.2. Thiết kế bộ đếm tiến thập phõn đồng bộ • Bước 1: Vẽ giản đồ xung cho bộ đếm Hỡnh 3.18: Giản đồ xung của bộ đềm module 10 • Bước 2: Lập bảng trạng thỏi cho bộ đếm Xung vào Trạng thỏi 3Q 2Q 1Q 0Q 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 0 0 0 0 68 Hỡnh 3.19: Bảng trạng thỏi của bộ đếm module 10 • Bước 3: Lập đồ hỡnh chuyển đổi trạng thỏi Hỡnh 3.20: Đồ hỡnh chuyển đổi trạng thỏi của bộ đếm • Bước 4 : Lập mối quan hệ đầu vào theo đầu ra Xung đếm Trạng thỏi cỏc trigơ đếm Trạng thỏi cỏc hàm đầu vào kớch của trigơ Hiện tại Tiếp theo 3Q 2Q 1Q 0Q ' 3Q ' 2Q ' 1Q ' 0Q 3J 3K 2J 2K 1J 1K 0J 0K 0 0 0 0 0 0 0 0 1 0 - 0 - 0 - 1 - 1 0 0 0 1 0 0 1 0 0 - 0 - 1 - - 1 2 0 0 1 0 0 0 1 1 0 - 0 - - 0 1 - 3 0 0 1 1 0 1 0 0 1 - 1 - - 1 - 1 4 0 1 0 0 0 1 0 1 0 - - 0 0 - 1 - 5 0 1 0 1 0 1 1 0 0 - - 0 1 - - 1 6 0 1 1 0 0 1 1 1 0 - - 0 - 0 1 - 7 0 1 1 1 1 0 0 0 1 - - 1 - 1 - 1 8 1 0 0 0 1 0 0 1 - 0 0 - 0 - 1 - 9 1 0 0 1 0 0 0 0 - 1 0 - 0 - - 1 Hỡnh 3.21: Bảng trạng thỏi minh họa quỏ trỡnh làm việc của bộ đếm module 10 Bước 5: Tối giản cỏc hàm đầu vào 69 • Bước 6 : Vẽ sơ đồ mạch của bộ đếm 70 Hỡnh 3.22: Sơ đồ mạch bộ đếm module 10 3.3.3. Thiết kế bộ đếm lựi module 8 Giản đồ xung của bộ đếm 1 2 3 4 5 6 7 8 0Q 1Q 2Q Xung đếm t t t t 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 0 00 0 0 0 0 0 Bảng trạng thỏi của bộ đếm Xung 2Q 1Q 0Q 0 0 0 0 1 1 1 1 2 1 1 0 3 1 0 1 4 1 0 0 5 0 1 1 6 0 1 0 7 0 0 1 71 Đồ hỡnh chuyển đổi trạng thỏi của bộ đếm 000 111 110 101 100 011 010 001 Để thiết kế bộ đếm này ta dung trigơ JK. Bảng trạng thỏi hoạt động của bộ đếm Xung Đếm Trạng thỏi của trigơ đếm Trạng thỏi đầu vào kớch của trigơ đếm Hiện tại Tiếp theo 2Q 1Q 0Q ' 2Q ' 1Q ' 0Q 2K 2J 1K 1J 0K 0J 0 0 0 0 1 1 1 - 1 - 1 - 1 7 1 1 1 1 1 0 0 - 0 - 1 - 6 1 1 0 1 0 1 0 - 1 - - 1 5 1 0 1 1 0 0 0 - - 0 1 - 4 1 0 0 0 1 1 1 - - 1 - 1 3 0 1 1 0 1 0 - 0 0 - 1 - 2 0 1 0 0 0 1 - 0 1 - - 1 1 0 0 1 0 0 0 - 0 - 0 1 Tối giản hàm 00 01 11 10 0 1 2K 2Q 1Q 0Q X 0 001 x x X 00 01 11 10 0 1 2J 2Q 1Q 0Q 1 x xxx 0 0 0 2 1 0.K Q Q 2 1 0.J Q Q 72 00 01 11 10 0 1 1K 2Q 1Q 0Q 1 1 0 0 0 0xx xx 00 01 11 10 0 1 1J 2Q 1Q 0Q x x 0 0 x x01 01 1 0K Q 1 0J Q 00 01 11 10 0 1 0K 2Q 1Q 0Q x x 0 0 1 11x 1x 00 01 11 10 0 1 0J 2Q 1Q 0Q 1 1 0 0 x xx 1 x1 0 1K  0 1J  Ta cú phương trỡnh trạng thỏi bộ đếm nghich module 8 như sau: 0 1K  ; 0 1J  ; 1 0K Q ; 1 0J Q ; 2 1 0.K Q Q ; 2 1 0.J Q Q 1 J 2 K 3 Q 4 /Q 5 C 1 J 2 K 3 Q 4 /Q 5 C 1 J 2 K 3 Q 4 /Q 5 C VCC U4 AND2 1 2 3 Q1Q0 Xung vào Q2 Sơ đồ mạch logic bộ lựi đồng bộ 3.4. Bộ đếm khụng đồng bộ 3.4.1. Bộ đếm tiến Bộ đếm tiến khụng đồng bộ là bộ đếm mà ta ghộp nối tiếp cỏc trigơ với nhau , xung cần đếm được đưa vào một cỏch tuần tự tại lối vào động bộ ( cửa C ) của 73 Trigơ đầu tiờn, đầu ra của trigơ trước được nối với đầu vào đồng bộ C của trigơ tiếp theo cấp cao hơn ( iQ được nối với 1iC  ). Hỡnh 3.13: Sơ đồ bộ đếm tiến khụng đồng bộ - Xung xoá phải xuất hiện tr-ớc dãy xung đếm để thiết lập trạng thái ban đầu Q0 = Q1 = Q2 = Q3 = "0". - Để trạng thái của trigơ bất kỳ chỉ lật khi đầu ra Q của trigơ cấp thấp hơn kề nó chuyển đổi từ "1" về "0" thì các đầu vào điều khiển của các trigơ phải cùng nhận trị "1" (J=K=1). - Qua mỗi trigơ Fi thực hiện chia đôi tần số của dẫy xung vào. - Để tạo ra bộ đếm có dung l-ợng lớn ta cần tăng số trigơ (số bit) khi đó do có hiện t-ợng trễ tích luỹ giữa dãy xung vào và dãy xung ra làm giảm khả năng đếm nhanh khi số bít tăng dần, độ trễ tích luỹ chung bằng tổng độ trễ do các trigơ tạo nên. Đây cũng chính là nh-ợc điểm chính của bộ đếm nhị phân nối tiếp (không đồng bộ). . 3.4.2. Thiết kế bộ đếm lựi Giản đồ xung của bộ đếm: 74 Hỡnh 3.14: Giản đồ xung bộ đếm lựi Nguyên lý làm việc t-ơng tự nh- bộ đếm nhị phân thuận, giá trị nhị phân của bộ đếm giảm dần khi có xung đ-a tới, ở bộ đếm nhị phân ng-ợc nối tiếp mà các trigơ đ-ợc xây dựng từ các phần tử NAND ng-ời ta thực hiện nối iQ với Ci+1 Bảng trạng thỏi của bộ đếm ngược: Số xung vào Trạng thỏi trigơ đếm 3F 2F 1F 0F 0 0 0 0 0 1 1 1 1 1 2 1 1 1 0 3 1 1 0 1 75 4 1 1 0 0 5 1 0 1 1 6 1 0 1 0 7 1 0 0 1 8 1 0 0 0 9 0 1 1 1 10 0 1 1 0 11 0 1 0 1 12 0 1 0 0 13 0 0 1 1 14 0 0 1 0 15 0 0 0 1 16 0 0 0 0 Hỡnh 3.15: Bảng trạng thỏi bộ đếm Hỡnh 3.16: Sơ đồ mạch đếm lựi 3.5. Mạch đếm vũng 3.5.1 Đếm vũng Mạch đếm vũng cú cấu trỳc cơ bản là thanh ghi dịch với đường ra tầng sau cựng được đưa về đường vào tầng đầu. Hỡnh dưới là mạch đếm vũng 4 bit dựng FF D. 76 0Q 0Q 0D 1D 2D 3D1Q 2Q 3Q 1Q 2Q 3Q SET SET SET SET CLR CLR CLR CLR CLR CLK 0C 1C 2C 3CFF0 FF1 FF2 FF3 Hỡnh 3.23: Mạch đếm vũng 4 bit Nhưng để ý rằng, khi mới bật nguồn cho mạch đếm chạy, ta khụng biết bit 1 nằm ở đường ra của tầng nào. Do đú, cần phải xỏc lập dữ liệu dịch chuyển ban đầu cho bộ đếm. Ta cú thể dựng đường Pr và Cl để làm, như là đó từng dựng để đặt số đếm cho cỏc mạch đếm khỏc đó núi ở trước, giả sử trạng thỏi ban đầu là 1000 vậy ta cú thể reset tầng FF 3 để đặt Q3 mức 1, cỏc tầng khỏc thỡ xoỏ bằng clear. Giả sử ban đầu chỉ cho D0 = 1, cỏc đường vào tầng FF khỏc là 0. Bõy giờ cấp xung ck đồng bộ khi ck lờn cao, dữ liệu 1000 được dịch sang phải 1 tầng do đú Q0 = 1, cỏc đường ra khỏc là 0. Tiếp tục cho ck xuống thấp lần nữa, Q1 sẽ lờn 1, cỏc đường ra khỏc là 0. Như vậy sau 4 nhịp xung ck thỡ Q3 lờn 1 và đưa về làm D0 = 1. mạch đó thực hiện xong 1 chu trỡnh. Trạng thỏi cỏc đường ra của mạch như hỡnh sau: 0 1 2 3 4 5 6 7 8 0Q 1Q 2Q 3Q CLK Hỡnh 3.24. Dạng súng minh hoạ mạch đếm vũng Hỡnh trờn cho thấy rằng, dạng súng cỏc đường ra là súng vuụng, dịch vũng quanh, chu kỡ như nhau nhưng lệch nhau đỳng 1 chu kỡ xung vào Ck. Số đếm ra là 1, 2, 4, 8 khụng phải là số xung vào (như bảng trạng thỏi đếm phớa dưới) 77 Với 4 số đếm ra từ 4 tầng FF ta cú mạch đếm mod 4. Chỉ 4 trạng thỏi ra trong tổng số 16 trạng thỏi cú thể, điều này làm giảm hiệu quả sử dụng của mạch đếm vũng. Nhưng nú cũng cú ưu điểm nổi bật so với mạch đếm chia hệ 2 là khụng cần mạch giải mó trong cấu trỳc mạch (vỡ thường trong trạng thỏi của số đếm ra chỉ cú 1 bit 1) . 3.5.2. Đếm Johnson (đếm vũng xoắn) 0Q 0Q 0D 1D 2D 3D1Q 2Q 3Q 1Q 2Q 3Q SET SET SET SET CLR CLR CLR CLR CLR CLK 0C 1C 2C 3CFF0 FF1 FF2 FF3 Hỡnh 3.25 Mạch đếm vũng xoắn Mạch đếm Johnson cú một chỳt thay đổi so với đếm vũng ở chỗ đường ra đảo tầng cuối được đưa về đường vào tầng đầu. Hoạt động của mạch cũng giải thớch tương tự. Với n tầng FF thỡ đếm vũng xoắn cho ra 2n số đếm do đú nú cũn được coi là mạch đếm mod 2n (đếm nhị phõn cho phộp đếm với chu kỳ đếm đến 2n). Như vậy ở trờn là mạch đếm vũng xoắn 4 bit. Bảng bờn cho thấy 8 trạng thỏi đường ra và hỡnh dưới sẽ minh hoạ cho số đếm. Ta cú thể nạp trạng thỏi ban đầu cho mạch là 1000 bằng cỏch sử dụng đường Pr và Cl giống như ở trờn. Dạng súng cỏc đường ra cũng giống như trờn, hơn thế nữa, nú cũn đối xứng giữa mức thấp với mức cao trong từng chu kỡ 78 0 1 2 3 4 5 6 7 8 0Q 1Q 2Q 3Q CLK 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 00 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Hỡnh 3.26: Dạng súng mạch đếm vũng xoắn 3.6. Bộ ghi dịch 3.6.1. Giới thiệu Ở phần trước ta đó được biết đến cỏc loại FF. Chỳng đều cú thể lưu trữ (nhớ 1 bit) và chỉ khi cú xung đồng bộ thỡ bit đú mới truyền tới đường ra (đảo hay khụng đảo). Bõy giờ nếu ta mắc nhiều FF nối tiếp lại với nhau thỡ sẽ nhớ được nhiều bit. Cỏc đường ra sẽ phần hoạt động theo xung nhịp Clock đưa đến đầu vào. Cú thể lấy đường ra ở từng tầng FF (gọi là cỏc đường ra song song) hay ở tầng cuối (đường ra nối tiếp). Như vậy mạch cú thể ghi lại dữ liệu (nhớ) và dịch chuyển nú (truyền) nờn mạch được gọi là ghi dịch. Ghi dịch cũng cú rất nhiều ứng dụng đặc biệt trong mỏy tớnh, như chớnh cỏi tờn của nú: lưu trữ dữ liệu và dịch chuyển dữ liệu chỉ là ứng dụng nổi bật nhất. 3.6.2. Cấu tạo Ghi dịch cú thể được xõy dựng từ cỏc FF khỏc nhau và cỏch mắc cũng khỏc nhau nhưng thường dựng FF D, chỳng được tớch hợp sẵn trong 1 IC gồm nhiều FF (tạo nờn ghi dịch n bit). Hóy xem cấu tạo của 1 ghi dịch cơ bản 4 bit dựng FF D 0Q 0Q 0D 1D 2D 3D1Q 2Q 3Q 1Q 2Q 3Q SET SET SET SET CLR CLR CLR CLR CLR CLK 0C 1C 2C 3CFF0 FF1 FF2 FF3 Data input Data output 79 Hỡnh 3.27: Ghi dịch 4 bit cơ bản 3.6.2. Hoạt động Thanh ghi, trước hết được xoỏ (ỏp xung CLEAR) để đặt cỏc đường ra về 0. Dữ liệu cần dịch chuyển được đưa vào đường D của tầng FF đầu tiờn (FF0). Ở mỗi xung kớch lờn của xung clock, sẽ cú 1 bit được dịch chuyển từ trỏi sang phải, nối tiếp từ tầng này qua tầng khỏc và đưa ra ở đường Q của tầng sau cựng (FF3). Giả sử dữ liệu đưa vào là 1001, sau 4 xung clock thỡ ta lấy ra bit LSB, sau 7 xung clock ta lấy ra bit MSB. Nếu tiếp tục cú xung clock và khụng đưa thờm dữ liệu vào thỡ đường ra chỉ cũn là 0 (cỏc FF đó reset: đặt lại về 0 hết. Do đú ta phải ghim dữ liệu lại. Một cỏch làm là sử dụng 2 cổng AND, 1 cổng OR và 1 cổng NOT như hỡnh dưới đõy. Hỡnh 3.28: Cho phộp chốt dữ liệu trước khi dịch ra ngoài Dữ liệu được đưa vào thanh ghi khi đường điều khiển R/W control ở mức cao (Write). Dữ liệu chỉ được đưa ra ngoài khi đường điều khiển ở mức thấp (Read). 3.6.3. Một số bộ ghi dịch thụng dụng 3.6.3.1. Bộ ghi dịch vào nối tiếp ra song song Dữ liệu sẽ được lấy ra ở 4 đường Q của 4 tầng FF, vỡ chung nhịp clock nờn dữ liệu được lấy ra cựng lỳc. 0Q 0Q 0D 1D 2D 3D1Q 2Q 3Q 1Q 2Q 3Q SET SET SET SET CLR CLR CLR CLR CLR CLK 0C 1C 2C 3CFF0 FF1 FF2 FF3 Data input 0Q 1Q 2Q 3Q 80 Hỡnh 3.29: Mạch ghi dịch vào nối tiếp ra song song Bảng dưới đõy cho thấy làm như thế nào dữ liệu được đưa tới đường ra 4 tầng FF 3.6.3.2. Bộ ghi dịch vào song song ra nối tiếp Bõy giờ muốn đưa dữ liệu vào song song (cũn gọi là nạp song song) ta cú thể tận dụng đường vào khụng đồng bộ Pr và Cl của cỏc FF để nạp dữ liệu cựng một lỳc vào cỏc F. Mạch hoạt động bỡnh thường khi nạp song song ở thấp như đó núi. Khi nạp song song WRITE = 1 cho phộp nạp ABCD được đưa vào Pr và Cl đặt và xoỏ để Q0 = A, Q1 = B, Xung ck và đường vào nổi tiếp khụng cú tỏc dụng (vỡ sử dụng đường khụng đồng bộ Pr và Cl) Một cỏch khỏc khụng sử dụng chõn Pr và Cl được minh hoạ như hỡnh dưới đõy.Cỏc cổng nand được thờm vào để nạp cỏc bit thấp D1, D2, D3. Đường WRITE/SHIFT dựng để cho phộp nạp (ở mức thấp) và cho phộp dịch (ở mức cao). Dữ liệu nạp và dịch vẫn được thực hiện đồng bộ như cỏc mạch trước. H3.2.4b Mạch ghi dịch nạp song song ra nối tiếp Với mạch hỡnh 3.2.4b đường ra dữ liệu là nối tiếp, ta cũng cú thể lấy ra dữ liệu song song như ở hỡnh 3.2.5, Cấu trỳc mạch khụng khỏc so với ở trờn. Dữ liệu được đưa vào cựng lỳc và cũng lấy ra cựng lỳc (mạch như là tầng đệm và hoạt động khi cú xung ck tỏc động lờn. 81 Hỡnh 3.2.5 Mạch ghi dịch vào song song ra song song Ghi dịch 2 chiều Như đó thấy, cỏc mạch ghi dịch núi ở những phần trờn đều đưa dữ liệu ra bờn phải nờn chỳng thuộc loại ghi dịch phải. Để cú thể dịch chuyển dữ liệu ngược trở lại (dịch trỏi) ta chỉ việc cho dữ liệu vào đường D của tầng cuối cựng, đường ra Q được đưa tới tầng kế tiếp, . Dữ liệu lấy ra ở tầng đầu. Để dịch chuyển cả 2 chiều, cú thể nối mạch như hỡnh dưới đõy: Hỡnh 3.2.6 Mạch ghi dịch cho phộp dịch chuyển cả 2 chiều Với mạch trờn, cỏc cổng NAND và đường cho phộp dịch chuyển dữ liệu trỏi hay phải. Bảng dưới đõy minh hoạ cho mạch trờn: dữ liệu sẽ dịch phải 4 lần rồi dịch trỏi 4 lần. Để ý là thứ tự 4 bit ra bị đảo ngược lại so với chỳng ở trờn. 82 Hỡnh 3.22: Sơ đồ bộ ghi dịch đầu vào nối tiếp Trigơ JK nối kiểu Trigơ D - Khi lệnh ghi nhận trị "1" thông tin nhị phân D0  D7 đ-ợc ghi vào các trigơ D (F0  F7), kết thúc lệnh ghi (nhận trị "0") thông tin nhị phân đ-ợc l-u trữ trong đó. Khi có lệnh đọc (G nhận trị "1") các cổng 3 trạng thái đ-ợc mở, thông tin nhị phân đ-ợc gửi tới địa chỉ cần nhận Các thao tác ghi - đọc đ-ợc thực hiện đồng thời với cả 8 bit thông tin. Ngoài ra ng-ời ta còn kết hợp ph-ơng pháp nối tiếp và song song trong một bộ ghi dịch để sử dụng linh hoạt các -u thế của mỗi cách đồng thời tạo khả năng chuyển từ một dãy thông tin nối tiếp thành dạng song song hoặc ng-ợc lại. Hình 4 đ-a ra cấu trúc một bộ ghi dịch 4 bit kiểu này, sử dụng 4 trigơ D kết hợp với các cổng logic phụ.