Bài giảng Cơ sở kỹ thuật điện - Chương 10: OP-AMP
Điện áp offset:
- Điện áp offset ngõ ra: là điện áp chênh lệch so với điện áp ngõ ra lý tưởng. Điện áp này có được là do điện áp offset
của ngõ vào tạo ra .
- Điện áp offset ngõ vào: là do phân cực không cân bằng của tầng KĐVS hay do 2 transistor của tầng KĐVS có các thông số không giống nhau.Ngay khi cả hai ngõ vào nối mass(0V) thì điện áp ngõ ra vẫn khác 0V – giá trị này được gọi là điện áp offset ngõ ra và ta xem như có một điện áp offset ở ngõ vào gây ra
53 trang |
Chia sẻ: Tiểu Khải Minh | Ngày: 19/02/2024 | Lượt xem: 110 | Lượt tải: 0
Bạn đang xem trước 20 trang tài liệu Bài giảng Cơ sở kỹ thuật điện - Chương 10: OP-AMP, để xem tài liệu hoàn chỉnh bạn click vào nút DOWNLOAD ở trên
Chương 10 :
BỘ GIÁO DỤC VÀO ĐÀO TẠO
ĐH Sư Phạm Kỹ Thuật TP.HCM
OP-AMP
KHOA ĐIỆN – ĐIỆN TỬ
Bộ Môn Cơ Sở Kỹ Thuật Điện
10.1 Cấu trúc mạch
10.1.1. giới thiệu
Một mạch khuếch đại thuật toán tiêu
+ tầng khuếch đại vi sai ngõ
+ tầng khuếch đại dời mức
+ tầng lấy tín hiệu ngõ ra
2
biểu gồm 3 tầng phân biệt
vào
Kí hiệu mạch khuếch đại
10.1.1. giới thiệu
10.1.2 Tầng khuếch đại vi
a. Mạch khuếch đại vi sai:
4
sai:
Hai ngõ vào có các tín hiệu
Tín hiệu cách chung (common
pha và cùng biên độ
Tín hiệu vi sai (differential
ngược pha và cùng biên
hay
Có hai ngõ ra đơn cực (V
(VO12).
Đặc điểm của mạch KĐVS:
icv 1
21 ididid vvv
21 idid vv
10.1.2 Tầng khuếch đại
bao gồm:
): hai tín hiệu vào cùng
): nếu hai tín hiệu ngõ vào
độ.
O1, VO2) và một ngõ ra vi sai
5
icic vv 2
21 22 idid vv
2/idv
vi sai:
Xét phân cực DC:
Ta có:
Và:
E
EEE
E
BEE
R
VVI
VV
(
0
221
E
CC
III
CCCECE VVV 21
10.1.2 Tầng khuếch đại
6
E
EE
R
V
V
7,0)
)(7,0
EEC
E
EE RIR
IV
2
vi sai:
Xét tín hiệu AC:
Xét tín hiệu cách chung, ta có
Ta có
Hệ số khuếch đại của tín hiệu
CfeOO Rhvv 21
CVCVC v
vAAA 21
10.1.2 Tầng khuếch đại
7
mạch tương đương
cách chung:
Efeie
Cfe
C
O
Rhh
Rh
)1(2
vi sai:
Xét tín hiệu AC – tín hiệu vi sai
Hệ số KĐVS tầng 1:
Hệ số KĐVS tầng 2:
Đặt:
Suy ra:
ie
Cfe
d h
Rh
A
21
id
diCCO
vAvAv
22
id
diCCO
vAvAv
iddOOO vAvvv 2112
10.1.2 Tầng khuếch đại
8
:
ie
Cfe
id
O
Vd h
Rh
v
v
A
1
1
ie
Cfe
id
O
Vd h
Rh
V
V
A
2
2
vi sai:
So sánh cách chung và vi sai
10.1.2 Tầng khuếch đại
Trong hoạt động với tín
common mode): kết quả
sai bằng zero, vì tín hiệu
của hai transistor đối xứng
hiệu này..
Và trong hoạt động với
lợi lớn hơn rất nhiều so
chung..
9
:
vi sai:
hiệu cách chung (
tín hiệu ở ngõ ra vi
ở hai cực collector
nhau đối với tín
tín hiệu vi sai cho độ
với tín hiệu cách
Tỉ số triệt tín hiệu đồng pha
Mode Rejection Ratio)
CMRR
10.1.2 Tầng khuếch đại vi
Trong KĐVS thì một bộ KĐVS
0, hay nói cách khác tín
đơn cực phải bằng 0, nhưng
vì để AVC = 0 thì RE -> ∞.
so với lý tưởng người ta
là tỉ số triệt tín hiệu đồng
10
(CMRR: Common
C
d
A
A
sai:
lý tưởng có AVC =
hiệu nhiễu tại mỗi ngõ ra
thực tế khó đạt được
Để đo lường sự sai lệch
định nghĩa một hệ số gọi
pha (CMRR):
Biện pháp làm tăng hệ số
10.1.2 Tầng khuếch đại vi
Để tăng CMRR biện pháp thường
một nguồn dòng.
11
CMRR
C
d
A
ACMRR
sai:
dùng là thay RE bằng
Gương dòng điện:
(giới thiệu gương dòng điện
10.1.2 Tầng khuếch đại vi
Chức năng:
Tạo ra một nguồn dòng ổn định
tại cực thu của transistor.
Có điện trở ngõ ra rất lớn vì:
Nguồn dòng thường có giá
trị rất bé từ 10-100
ngõ ra của gương dòng điện
theo dạng CB điện trở ngõ
rất lớn
12
cơ bản)
sai:
ra
IR là dòng điện chuẩn.
Q1 có cực B và C nối chung
Giả sử Q1, Q2 được chế trên
số giống hệt nhau
Giả sử rất lớn nên
IR gần bằng dòng IC2 của Q2
21 BEBE VV EEE III 21 B
II
EBCR IIII 1
22
2
R
C
I
I
121
Hoạt động của gương dòng
10.1.2 Tầng khuếch đại
lại, nên Q1 được nối thành diode.
cùng một một chíp có các thông
do đó IC2 = IR. Vậy dòng điện
nên gọi là gương dòng điện.
13
211 BB
E II
211 CC
E
C II
II
21
1
2)2)(1(
)1(
E
E
I
I
điện
vi sai:
Gương dòng điện cơ bản:
Đối với gương dòng điện cơ
Tổng trở ngõ ra là:
R
VVI EECCR
)(
oe
OO hrZ
1
10.1.2 Tầng khuếch đại
14
bản dòng
VBE1
vi sai:
Bus phân cực:
10.1.2 Tầng khuếch đại
Chính gương dòng điện cơ
bản đã tạo ra các dòng ổn
định có các thông số khác
nhau.
Các dòng khác nhau này dựa
trên tính chất dòng điện cực
thu tỉ lệ với dòng điện bảo
hòa IS trong transistor đơn
khối, dòng điện bảo hòa tỉ
với kích thước transistor và
kích thước của vi mạch
15
vi sai:
lệ
Tải tích cực:
Thay vì dùng điện trở
mắc nối tiếp với cực
C của Q1 và Q2
trong mạch khuếch
đại vi sai, người ta
dùng transistor đóng
vai trò như điện trở
để tạo thành tải tích
cực
10.1.2 Tầng khuếch đại
16
vi sai:
Tầng dời mức:
10.1.2 Tầng khuếch đại vi
Tầng dời mức có chức năng
C của tầng KĐ vi sai xuống
ra của op-amp có mức điện áp
0VDC .
17
sai:
là dịch mức điện áp DC tại cực
dưới mức điện áp thấp để ngõ
0VDC khi ngõ vàoVin =
Mạch xuất tín hiệu ngõ ra:
10.1.2 Tầng khuếch đại
Có nhiệm vụ khuếch đại dòng,có
khả năng cho tín hiệu AC lớn
Các mạch xuất tín hiệu ngõ
KĐ công suất đẩy kéo.
18
vi sai:
tổng trở ngõ ra nhỏ, có
nhưng vẫn không bị méo.
ra thường có dạng là mạch
10.1.3 Khảo sát sơ đồ nguyên
19
lý của mạch Op-Amp
Đặc điểm của Opamp
Có độ lợi áp lớn, một op
độ lợi bằng vô cùng.
Tổng trở ngõ vào lớn, lý
Tổng trở ngõ ra bé,trường
0.
Điện áp ngõ ra bằng 0 khi
CMRR lớn, lý tưởng bằng
20
lý tưởng:
- amp lý tưởng thì có
tưởng bằng vô cùng.
hợp lý tưởng bằng
điện áp vào bằng 0.
vô cùng.
10.2 Ứng dụng ở chế độ
Ov
A
10.2.1. KĐKĐ:
a. AVCL
21
KĐ
AAA VVOL
FI
I
OiAiid RR
RvvAAvvAv
FI
I
i
O
RR
RA
Avv
1
FI
Ii
O
VCL
RR
RA
A
v
v
A
1
I
F
I
FI
i
O
VCL R
R
R
RR
v
v
1
10.2.1. KĐKĐ:
b.Tổng trở ngõ vào
idv
10.2 Ứng dụng ở chế độ
22
idI Ri idIidO RAiAVv
id
FI
II
iidI RRR
RiAvRi
Iid
FI
I
idi iRRR
RARv
id
FI
I
id
I
i
i RRR
RAR
i
v
Z
rrhR xieid 22
i
i
i I
VZ
KĐ
10.2.1. KĐKĐ:
b. Tổng trở ra
FI
I
OAid RR
Rvvv
0
idOOO Avriv
10.2 Ứng dụng ở chế độ
23
0 i
O
O
o vi
vZ
FI
I
OOOO RR
ARvriv
FI
I
OO
O
RR
AR
ri
v
1
O
FI
I
O
O
O
o r
RR
AR
r
i
vZ
1
KĐ
10.2.2. Khuếch đại đảo:
10.2 Ứng dụng ở chế độ
24
0
id
i
id
id
v
R
vi
KĐ
Giả định về dòng điện: “
đối với op-amp lý
tưởng thì xem tổng trở
vào Zi = ∞ nên có thể
xem như không có
dòng điện chạy vào op-
amp”.
Hệ số ACLcủa KĐĐ
Cách 1: tính chính xác
F
F
OA
I
Ai
I iR
vv
R
vvi
A
vvvvv oAABid 0
F
Oid
I
idi
R
vv
R
vv
IF
F
i
O
VCL RAR
AR
v
vA
1
I
F
i
O
CL R
R
v
vA
10.2 Ứng dụng ở chế độ
Cách 2: tính gần đúng
Theo giaû ñònh veà aùp ta coù
25
F
O
I
i
FI R
v
R
vii 00
I
F
i
O
CL R
R
v
v
A
KĐ
10.2.3.Mạch KĐKĐ ngõ vào cầu phân áp
26
AB vv
FI
I
Oi RR
Rv
RR
Rv
32
3
I
FI
iO R
RR
RR
Rvv
32
3
I
FI
i
O
CL R
RR
RR
R
v
vA
32
3
10.2.4. Mạch đệm:
Nếu tăng RI lớn hơn nhiều lần so
với RF và giảm nhỏ RF thì ta có
có giá trị lớn nên xem như hở
mạch và nhỏ xem như ngắn
mạch
Lúc đó mạch kđ kđ có độ lợi =1
còn gọi là mạch KĐ đệm.
27
FI RR IIF RRR
1
I
I
i
O
CL R
R
v
vA
IR
FR
RR
RAR
i
vZ
I
I
id
i
i
i
R
AR
r
i
vZ
I
O
O
O
o
1
10.2.4. Mạch đệm:
28
ARR idid
F
1
A
r
R
O
F
I
1
10.2.5. Mạch cộng đảo:
29
10.2.6. Mạch cộng không
30
đảo trung bình
10.3. Đặc tính thực tế
Điện áp vào offset.
Dòng offset
Các dòng phân cực và
Các yếu tố này thường
vi sai.
31
:
trôi offset.
xảy ra tầng khuếch đại
Điện áp offset:
Điện áp offset ngõ ra: là điện
ngõ ra lý tưởng. Điện áp này
của ngõ vào tạo ra .
Điện áp offset ngõ vào: là do
tầng KĐVS hay do 2 transistor
số không giống nhau.Ngay khi
thì điện áp ngõ ra vẫn khác 0V
áp offset ngõ ra và ta xem như
vào gây ra
32
áp chênh lệch so với điện áp
có được là do điện áp offset
phân cực không cân bằng của
của tầng KĐVS có các thông
cả hai ngõ vào nối mass(0V)
– giá trị này được gọi là điện
có một điện áp offset ở ngõ
Khảo sát ảnh hưởng Offset
ngõ vào
Mạch KĐ đảo
ngõ ra do điện áp Offset
33
Phương trình viết lại như sau
Nếu đổi cực tính thì
Mạch KĐ đảo
Khảo sát ảnh hưởng Offset
ngõ vào
34
ngõ ra do điện áp Offset
Mạch KD không đảo
Khảo sát ảnh hưởng Offset
ngõ vào
35
ngõ ra do điện áp Offset
Mạch KĐ không đảo
Khảo sát ảnh hưởng Offset
ngõ
36
ngõ ra do điện áp Offset
vào
10.4. Ứng dụng Opamp
Nếu cho
10.4.1. Mạch KĐ vi sai-Mạch
ở chê ́ độ tuyến tính
37
trừ
Các mạch vi sai trong các
a. dùng 3 op-amp
thiết bị đo lường:
38
b.Dùng 2 op-amp
Điện áp ra opamp thứ 1:
Điện áp ra opamp thứ 2:
Các mạch vi sai trong các
39
thiết bị đo lường:
c. Mạch KĐ vi sai có độ lợi
,
R
Các mạch vi sai trong các
thay đổi
40
/
11 vv
/
22 vv
RRRRRR CAFI 21
Nếu:
thiết bị đo lường:
10.4.3. Mạch tích phân
41
10.4.4. Mạch vi phân
42
10.5. Ứng dụng op-amp trong
10.5.1 Chỉnh lưu bán kỳ:
mạch phi tuyến :
43
Khi tín hiệu vào ở bán
kỳ dương
Khi tín hiệu vào ở bán
kỳ âm
10.5.2 Chỉnh lưu toàn kỳ:
10.5. Ứng dụng op-amp trong mạch phi tuyến :
44
10.5.4. Mạch so sánh
10.5. Ứng dụng op-amp trong mạch phi tuyến :
45
10.5.4. Mạch so sánh
10.5. Ứng dụng op-amp trong mạch phi tuyến :
46
10.5.4. Mạch so sánh
10.5. Ứng dụng op-amp trong mạch phi tuyến :
47
10.5.4. Mạch so sánh
10.5. Ứng dụng op-amp trong mạch phi tuyến :
48
10.5.5. Mạch Smith Trigger
a. Không đảo – đối xứng
49
Giả sử: thì
Suy ra:
Giả sử : thì
Suy ra:
I
F
I
FI
OI
IIII RR
Rv
RR
vv
RviRvv
CCO Vv
vV
RR
R
RR
Rvv CC
FI
I
FI
F
I
CCCC
F
I
I VVR
Rv
CCO Vv
v
vV
RR
R
RR
Rvv CC
FI
I
FI
F
I
CCCC
F
I
I VVR
R
v
a. Không đảo – đối xứng
50
O
FI
I
F
v
RR
R
CC
FI
I
FI
F
I VRR
R
RR
Rvv
V0
CC
FI
I
FI
F
I VRR
R
RR
Rv
V0
a. Không đảo – đối xứng
51
b. Mạch SM Kđ – không đối xứng
52
Các file đính kèm theo tài liệu này:
- bai_giang_co_so_ky_thuat_dien_chuong_10_op_amp.pdf