Tập bài giảng Kỹ thuật điện - điện tử

số bên phải. - Thực hiện mọi phép toán cộng trừ nhân chia và nhân logic - Mọi số đếm hệ 16 đều có thể viết bằng tổng luỹ thừa cơ số 16 VD:[3A2F]16 =3.163+10.162+2.161+15.160 Vậy hệ cơ số 16 được biểu diễn theo qui luật: X=an-1.16n-1++a0.160+a1.16-1+..+an.16-n 2. Các loại mã thông dụng a) Mã BCD (Binarry-Code-Decimal) - Mỗi chữ số của một số thập phân (từ 0÷9) được biểu diễn bởi số nhị phân tương đương sử dụng hoặc 4 bit hoặc (0000-1001) gọi là mã BCD với trọng số 8421. Ngoài ra còn có trọng số 2421, 5421, 7421. Ví dụ: [293]10 =[0010 1001 0011]BCD [173]10 =[1000 1001]2 [173]10 = [0001 0111 0011]BCD Vậy mã BCD đòi hỏi 12 bit để biểu diễn số thập phân [173]10. Còn mã nhị phân chỉ cần 8bít biểu diễn. +Ưu điểm: - Mã BCD dễ dàng thực hiện việc chuyển đổi và hữu ích cho các phép vào ra trong các mạch số. - Mã nhị phân: Trong đó các số thập phân được biến đổi sang dạng nhị phân tương đương Mã BCD được dùng trong các thiết bị số mà các thông tin được đưa đến đầu vào hoặc hiển thị ở ngõ ra. Các máy tính điện tử dùng các mã BCD vì các con số vào từ bàn phím và hiển thị trên màn hình mã thập phân. Mã BCD không được dùng trong máy tính tốc độ cao vì để biểu diễn số thập phân mã BCD đòi hỏi số bít lớn hơn so với số nhị phân do đó ít hiệu quả, chiếm nhiều dung lượng bộ nhớ tiếp đến là bộ xử lí số học dùng cho các số biểu diễn dưới dạng mã BCD phức tạp hơn mã nhị phân nên đòi hỏi mạch điện phức tạp hơn. Sự phân bố các mạch điện phức tạp hơn sẽ giảm tốc độ của hoạt động số học. b) Mã thừa 3 (Excess 3) 208 * Mã thừa 3 ( EXCESS- 3) có mối quan hệ với mã BCD và thỉnh thoảng được dùng thay thế vì thế nó có nhứng thuận lợi trong một số các thao tác số học nào đó . Mã thừa 3 ( EXCESS -3) cho số thập phân được thành lập giống như mã BCD ngoại trừ việc thêm 3 vào mối số thập phân trước khi mã hoá thành số nhị phân VD: 4+3=7 ; 8+3=11 c) Mã Gray * Mã này thuộc vào lớp mã gọi là mã chuyển đổi tối thiểu trong đó chỉ có 1 bít trong nhóm mã thay đổi khi đi từ 1 bước sang bước kế tiếp. Mã gray là mã không có trọng số có nghĩa là các vị trí bít trong nhóm mã không có bất kỳ số nào đặc biệt.Vì lí do đó mã Gray vẫn được tìm thấy ở các thiết bị vào ra và một vài loại ADC. 3. Chuyển đổi giữa các hệ thông số a) Đổi một số từ hệ thập phân sang hệ nhị phân Để đổi 1 số từ hệ thập phâp sang hệ nhị phân ta tiến hành chia cặp số thập phân cho 2, các số dư 0 và 1 là các số chữ số của hệ nhị phân. Ví dụ: Đổi 2910 sang hệ nhị phân. MSB: Most Significal Bit (bit só nghĩa lớn nhất), LSB: Least significal bit (Bit có nghĩa nhỏ nhất) Ta được số: [11101]2 = [29]10 Với số dư thứ nhất gọi là bít có nghĩa nhỏ nhất LSB Với số dư cuối cùng ta gọi là Bit có nghĩa lớn nhất MSB. b) Đổi từ hệ nhị phân sang hệ thập phân 29/2 = 14 +1 số dư thứ nhất 14/2 = 7 + 0 1 số dư thứ 2 số dư thứ 3 số dư thứ 4 số dư thứ 5 7/2 = 3 + 1 3/2 = 1 + 1 1 1/2 = 0 + 1 (MSB) (LSB) 209 Để đổi 1 số từ hệ nhị phân sang hệ thập phân ta chỉ việc tính tổng của tổng đại số các bít trong số nhị phân. Ví dụ 1: đổi [100110]2 sang thập phân. = 1x25 +0x24 +0x23 + 1x22 + 1x21 + 0x20 = 32 +0 + 0 + 4 + 2 + 0 =[38]10 Ví dụ 2: đổi 11011 sang thập phân = 1x24 +1x23 +0x22 +1x21 +1x20 = 16 + 8 + 0 + 2 + 1 = 27(10) Vậy [11011]2 =[27]10 c) Đổi từ hệ thập phân sang hệ thập lục phân Ta lấy số thập phân chia lặp lần lượt cho 16, số dư của các phép chia là các chữ số của số ở hệ thập lục phân. Ví dụ 1: đổi [125]10 sang hệ 16 125/16 =7 + d 13 LSB 7/16 = 0 + d 7 MSB 7 D Vậy [125]10 = [7.D]16 Ví dụ 2: đổi [687]10 ra hệ 16 687/16 = 42 + d 15 LSB 42/16 = 2 + d 10 2/16 = 0 + d 2 MSB 2 A F Vậy [687]10 = [2AF]16 d) Đổi từ hệ thập lục phân sang hệ thập phân Để đổi từ hệ thập lục phân sang hệ thập phân, ta chỉ việc tìm tổng đại số của tổng các số hạng trong hệ 16. 210 Ví dụ 1: [2C5]16 = 2x162 +12x161 +5x160 = 512 +192 + 5 = [709]10 Ví dụ 2: [2F7C5]16 = 2x164 +15 x163 +7x162 +12x161 +5x160 = 65.536 x2 +61.440 + 1792 + 192 +5 = 131.072 +61.440 +1792 + 192 + 5 = [194.501]10 Vậy [2F7C5]16 = [194.501]10 e) Đổi từ hệ thập lục phân sang hệ nhị phân Để đổi từ hệ thập lục phân sang hệ nhị phân ta chỉ việc tìm tổng đại số của các số hạng trong hệ 16. VD: [1C5]16= 2.162+12.161+5.160=512+192+5=[709]10 4.2.2. Đại số Boolean và các cổng lozic cơ bản 1) Đại số Boolean a) Một số định nghĩa - Biến logic là đại lượng biểu diễn bằng một ký tự nào đó chỉ lấy các giá trị 1 hoặc 0 - Hàm logic: Biểu diễn nhóm các biến logic liên hệ với nhau thông qua các phép toán logic và chỉ nhận giá trị 1 hoặc 0 - Các phép toán logic: có 3 phép toán cơ bản là phép cộng (OR); phép nhân (And) phép đảo (NOT) b) Các định lý cơ bản của đại số Boolean Đại số boolean là 1 môn toán học dùng để giải quyết các phép toán về hệ thống số nhị phân . * Các định đề: Phép OR: Phép AND: Phép NOT: 0+0=0 0*0=0 10  0+1=1 0*1=0 01 1+0=1 1*0=1 1+1=1 1*1=1 211 * Định lý A= A A A = 0 A1 = A A0 = 0 A + 0 = A A + A = A AA = A A +1 = 1 A + A= 1 * Tính chất:  Tính chất giao hoán: AB = BA A + B = B + A  Tính chất phối hợp ABC = A(BC) A + B + C = (A + B) + C = A + (B + C)  Tính chất phân bố: A(B + C) = AB + AC (A + B)(A + C) = A + BC  Định luật Demorgan (Demorgan law)  A B C  = CBA  Phủ định của 1 tích bằng tổng các phủ định.  A B C A B C     Phủ định của 1 tổng bằng tích các phủ định  Một số đẳng thức tiện dụng  A(A + B) = A  A( A+ B) = A B  (A+B)(A+ B ) = A  (A+B)( A+C) = A C + A B  A B+ A C = (A+C)( A+B)  (A+B)( A+C)(B+C)= (A+B)( A+C)  A B + A C + B C = A B + A C  A+A B = A  A+ A B = A  A B +A  B = A 212 2) Các cổng logic cơ bản a) Cổng OR (OR gate)  Cổng OR thực hiện phép tính tổng logic theo hàm: Y = A + B + ....  Ký hiệu:  Bảng sự thật (truth table) Bảng trạng thái logic của cổng OR  Ý nghĩa vật lý: Ta có 1 mạch điện thể hiện hàm OR như sau: Đèn L sẽ sáng khi 1 trong khoá A hoặc khoá B đóng hoặc là A = B = 1 thì L = 1 220v Lamp A B Hình 4.17: Mạch điện minh họa cổng OR input out put A B Y 0 0 0 1 0 1 0 1 1 1 1 1 input out put A B C Y 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 A B C A BYinput output output input Y Hình 4.16: Ký hiệu cổng OR 213  Dạng sóng của các ngõ vào và ngõ ra: b) Cổng và (AND gate)  Cổng và thực hiện phép tính tích logic; với hàm số: Y = AB  Ký hiệu của cổng AND:  Bảng trạng thái logic của cổng AND.  Ý nghĩa vật lý: Mạch điện có dạng sau đây diễn tả hàm AND Rõ ràng đèn L chỉ sáng khi: (L = Y = 1) khi và chỉ khi: A = B = 1. A B Y A B Y 0 0 0 0 1 0 1 0 0 1 1 1 A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 A B A B C YY out inin out Hình 4.18: Ký hiệu cổng AND BA Lamp 220v Hình 4.19: Mạch điện minh họa cổng AND 214  Dạng sóng của các ngõ vào và ngõ ra: c) Cổng đảo (NOT gate)  Cổng đảo thực hiện phép tính đảo logic hoặc phép phủ định logic .  Ký hiệu các cổng NOT:  Hàm số logic: Y = A  Bảng trạng thái:  Ý nghĩa vật lý: Rõ ràng ta thấy nếu: A đóng (A = 1) thì đèn tắt Y = 0 A mở (A=0) thì đèn sáng Y =1  Mạch điện tử (hình 4-21) diễn tả hàm Not: Nếu A = 1 thì Y = 0 = 0,2v Nếu A = 0 thì Y = 1= +5v Hình 4.21: Mạch điện tử minh họa cổng NOT  Dạng sóng ở đầu vào và đầu ra của cổng NOT A B Y A Y A Y 0 1 1 0 220v Lamp A C Hình 4.20: Mạch điện minh họa cổng NOT Ur Uv 0 1 0 1 Y 5V Q Rc 1k A Y 215 d) Cổng NAND  Cổng và đảo được xây dựng trên cơ sở kết hợp giữa cổng AND và 1 cổng NOT theo sau. Nó thực hiện phép tính phủ định của một tích.  Hàm số lozic: Y = AB  Ký hiệu của cổng NAND:  Bảng chân lý - Bảng sự thật. Đầu ra ở mức thấp khi và chỉ khi tất cả các đầu vào ở mức cao. + Mạch điện biểu diễn hàm NAND Rõ ràng chỉ khi nào A =B=1 thì Y = 0 + Mạch điện tử biểu diễn hàm NAND. Hình 4.24 Mạch điện tử minh họa cổng NAND A B Y 0 0 1 1 0 1 0 1 1 1 1 0 A B Y= A.B A B Y Hình 4.22: Ký hiệu cổng NAND C A Lamp 220v B Hình 4.23 Mạch điện minh họa cổng NAND 216  Dạng sóng ở đầu vào và đầu ra: e) Cổng hoặc đảo (NOR gate)  Cổng NOR được xây dựng trên cơ sở kết hợp giữa cổng OR và cổng NOT theo sau thực hiện phủ định của 1 tổng logic  Cổng NOR thực hiện hàm số sau đây: Y = BA  Ký hiệu  Bảng chân lý (truth/table) Rõ ràng là chỉ và chỉ khi A = B = 0 thì Y = 1  Mạch điện diễn tả hàm số NOR. Rõ ràng chỉ khi nào A = B = 0 thì đèn L mới sáng. A B Y Y A B Y 0 0 1 1 0 0 0 1 0 1 1 0 A Y A B B Y Hình 4.25 Ký hiệu cổng NOR B 220v LampA C Hình 4.26: Mạch điện minh họa cổng NOR 217  Mạch điện tử diễn tả hàm NOR  Dạng sóng ở đầu vào và đầu ra. f) Cổng hoặc loại trừ (EX OR – Exclusive OR)  Cổng hoặc loại trừ được xây dựng trên cơ sở đầu ra bằng tổng khác dấu của các ngõ vào. Tức là: Y = A B  Cổng hoặc loại trừ hoạt động theo bảng sự thật sau:  Kí hiệu: Rõ ràng biểu thức trên đã chứng tỏ bảng chân lý là đúng ta đặt: Y A B A B A B       Dạng sóng ngõ vào và ngõ ra g) Cổng NOR loại trừ (EX NOR – Exclusive NOR) * Cổng NOR loại trừ được xây dựng trên cơ sở đầu ra bằng phủ định tổng khác dấu của các tín hiệu ở đầu vào, tức là: Y A B AB AB    A B Y 0 0 0 0 1 1 1 0 1 1 1 0 A B Y Y A B Rb Rc Y=A.B A B DA DB Ur 5V 5V Rb Rc Y=A.B A B DA DB Ur 5V 5V Hình 4.27: Mạch điện tử minh họa cổng NOR Q A B Y Hình 4.28: Ký hiệu cổng EX-OR 218 * Cổng EX -NOR hoạt động theo bảng chân lý (bảng bên): * Ký hiệu: * Để chứng minh cho bảng chân lý ta dùng mạch điện sau: Y B A AB Hình 4.30: Mạch minh họa cổng EX-NOR Y = AB + BA Rõ ràng hàm số Y = AB + BA nghiệm đúng bảng sự thật vì vậy ta có: Y A B AB AB    * Dạng sóng ở đầu vào và đầu ra: 4.2.3. Các phương pháp biểu diễn và tối thiểu hàm lôzíc 1. Các phương pháp biểu diễn hàm a. Biểu diễn bằng bảng sự thật (bảng trạng thái)  Quan hệ hàm ra với biến vào ở thời điểm hiện tại  Bảng trạng thái: Hàm ra không những phụ thuộc vào biến đầu vào ở thời điểm hiện tại mà còn phụ thuộc vào trạng thái quá khứ của nó. Giả sử hàm logic có n biến thì bảng sự thật có (n+1) cột và 2n hàng A B Y 0 0 1 1 0 0 0 1 0 1 1 1 Y A B BA A B Y Hình 4.29: Ký hiệu cổng EX-NOR 219 (n+1) cột = n biến +1 giá trị của hàm 2n hàng = 2n giá trị tổ hợp biến VD: Hàm 2 biến ta có 2+1= 3 cột 2n = 4 hàng b. Biểu diễn bằng biểu thức đại số Một hàm logic n biến bất kỳ luôn luôn có thể biểu diễn dưới dạng chuẩn tắc tuyển (CTT) hoặc chuẩn tắc hội (CTH) đầy đủ.  Dạng chuẩn tắc tuyển đầy đủ (YSP): Là tuyển của nhiều thành phần, mỗi thành phần là hội (tích) gồm đầy đủ n biến hay nói cách khác dạng CTT là tổng các tích (SUM OF PRODUCTS-SP) + Cách viết hàm dưới dạng CTT đầy đủ (Tổng các tích)  Chỉ quan tâm đến các tổ hợp biến mà tại đó hàm ngõ ra nhận giá tri “1”  Trong một tích (hội) các biến có giá trị bằng “1” được giữ nguyên, còn các biến giá trị bằng không lấy phủ định.  Số lượng thành phần của hàm bằng số các tổ hợp biến có ngõ ra bằng không  Hàm F bằng tổng các tích đó: FSp = YSP = ...AB  Dạng chuẩn tắc hội đầy đủ (YPS): là hội của nhều thành phần, mỗi thành phần là tuyển (tổng) gồm đầy đủ n biến hay còn gọi là tích các tổng (PRODUCTS OF SUM -PS) + Cách viết hàm dưới dạng CTH đầy đủ: (Tích các tổng)  Chỉ quan tâm tới các tổ hợp biến mà hàm ngõ ra có giá trị bằng “0”  Trong một tổng (tuyển) các biến có giá trị bằng “0” được giữ nguyên, còn các biến giá trị bằng “1” không lấy phủ định.  Số lượng thành phần của hàm bằng số các tổ hợp biến có ngõ ra bằng 0.  Hàm F bằng tổng các tích đó: FPS = YPS = (A+B+...)(A+B+...)(...) c. Biểu diễn bằng bìa Karrnaugh Biểu diễn tương đương bảng sự thật. Mỗi dòng của bảng sự thật ứng với một ô của bìa karnaugh.Tọa độ của ô được quy định bởi giá trị tổ hợp biến, gía trị của hàm tương ứng với tổ hợp biến được ghi trong ô đó. A B F(A,B) 0 0 0 0 1 1 1 0 1 1 1 1 220 Bản đồ Karnaugh là cách trình bày của hàm logic ở dạng bản đồ. Nó giúp việc đơn giản hoá các biểu thức logic, dựa vào bảng chân lý của hệ thức boole ta có thể thành lập được bản đồ Karnaugh, rồi ta đơn giản bản đồ mà không phải thông qua biểu thức logic.  Cấu tạo  Bảng Karnaugh là 1 hình chữ nhật, nếu hệ thức chứa n biến số thì bản đồ sẽ có 2n ô  Thứ tự của các ô trong bìa là thứ tự trạng thái trong bảng trạng thái  Giá trị các biến kép trong bìa liền kề thì có một biến giữ nguyên còn biến kia đổi giá trị  Giá trị của các ô trong bìa là giá trị của các ngõ ra tương ứng với các trạng thái Ví dụ: hàm có 3 biến n = 3 thì bìa có số ô là 23 = 8 ô. Giá trị của các biến được xếp theo mã vòng; Giá trị của từng tổ hợp biến được ghi vào từng ô như sau: Có bảng chân lý . Căn cứ vào bảng chân lý ta có 1 bản đồ gồm 22 = 4 ô. Nếu hàm có 3 biến tức là 23 = 8 ô, ta có bản đồ như sau: Với hàm 4 biến ta có 16 ô như sau: (các biến là ABCD) Biến số Hàm số A B Y 0 0 0 0 1 1 1 0 0 1 1 1 BC A 00 01 11 10 0 1 CD AB 00 01 11 10 00 0 1 3 2 01 4 5 7 6 11 12 13 15 14 10 8 9 11 10 0 1 0 1 0 1 A B 0 1 0 1 3 2 221 2. Các phương pháp tối thiểu hàm lôzíc a. Tối thiểu bằng phương pháp đại số (Boole) Đây là phương pháp dựa vào các định lý và đẳng thức trong đại số boole để ta tối thiểu hoá các hệ thức boole. Ví dụ 1: Y = A B C A B C     Giải: ta nhóm các số hạng đồng dạng: Y = ( )A B C C A B    Ví dụ 2: ( ) ( ) ( ) ( ) ( ) Y A B C A B A C A B C A B A C A B C A B A C A B C A B A B C AC B B A B A C B                                    b. Tối thiểu bằng bìa Karrnaugh - Trên bản đồ Karnaugh các tổ hợp biến có giá trị 1 kề nhau, đều có thể gán với nhau. Cứ 2 tổ hợp biến thì bỏ được 1 biến liên quan, cứ 4 tổ hợp biến thì bỏ được 2 biến, cứ 8 tổ hợp biến thì bỏ được 3 biến, cứ 2n biến thì bỏ được n biến - Trong 1 nhóm gán những biến nào đảo trị ta bỏ, không đảo trị ta giữ lại Ví dụ: Cho hàm boole: Y =  ( 1,3,4,5,10,11,12,13) Ta vẽ bản đồ nh sau: Vì tổ hợp biến có tới 13 giá trị vậy đây là hàm 4 biến số gọi 4 biến số là ABCD ta có bảng sau: Ta có:  (4,5,12,13 ) = B C  (1,3) = A B  D  (10,11) = A B  C Vậy ta có: Y= B C + A B  D + A B  C 4.2.4. Các mạch Flip –Flop 1. Khái niệm mạch Flip –Flop a) Định nghĩa - Flip - Flop (FF) là một phần tử có khả năng lưu trữ (nhớ) một trong hai trạng thái “0” hay “1”. Flip - Flop có một hoặc một vài đầu điều khiển, có hai đầu ra luôn ngược AB 00 01 11 10 00 1 3 01 4 5 11 12 13 10 11 10 CD 222 nhau là Q và Q . Tuỳ từng loại Flip - Flop do chế tạo có thể có đầu vào xoá (thiết lập "0" – Clear; đầu vào thiết lập "1" - Preset). + Ngoài ra Flip - Flop còn có đầu vào cho xung đồng hồ (Clock) + Mạch Flip - Flop có 2 trạng thái ổn định 0 và 1: - Trạng thái 0: là trạng thái có Q =0 và 1Q  - Trạng thái 1: là trạng thái có Q =1 và 0Q  + Các ký hiệu về mức tích cực tác động được quy ước như sau: tích cực ở mức thấp "L" tích cực ở mức cao "H" tích cực là sườn dương của xung nhịp tích cực là sườn âm của xung nhịp b) Phân loại - Phân loại theo chức năng làm việc của các đầu điều khiển có các loại Flip- Flop D, Flip Flop T, Flip Flop RS, Flip Flop JK. Ngoài ra có Flip-Flop nhiều đầu vào. - Theo cách làm việc ta có: Flip - Flop đồng bộ và không đồng bộ + Flip-Flop không đồng bộ thì vẫn hoạt động được khi không có xung đồng bộ + Flip - Flop đồng bộ các tín hiệu điều khiển chỉ điều khiển được Flip - Flop khi và chỉ khi có xung đồng bộ. Loại này có đồng bộ thường và đồng bộ chủ tớ, - Xung đồng bộ được ký hiệu CLK, CK, CP 2. Mạch Flip –Flop cơ bản kiểu RS Là 1 mạch điện được xây dựng từ các cổng logic, nó gồm 2 đầu vào và 2 đầu ra. Trong đó 2 ngõ ra bao giờ cũng bổ túc nhau (Q = 0, Q = 1 và ngược lại) a) Mạch Flip - Flop cơ bản dùng cổng NAND: * Sơ đồ: Hình 4.31: Sơ đồ cấu trúc FF-RS S R N1 N2 Q Q 223 * Ký hiệu: Hình 4.32 Ký hiệu FF-RS * Bảng trạng thái: * Hoạt động: Mạch ở 2 trạng thái ổn định là trạng thái 0 và trạng thái 1  Trạng thái 0: Q = 0, Q = 1 Vì Q = 0 hồi tiếp đến đầu vào N2  ra của N2 ở trạng thái Q = 1 và lại hồi tiếp đến đầu vào N1 cùng với S = 1  ra N1 = Q = 0. Mạch duy trì trạng thái 0.  Trạng thái 1: Q = 1 và R = 1  N2 =Q = 0 và hồi tiếp đến đầu vào N1 cùng với S = 0  ra của N1 = 1. Mạch duy trì trạng thái 1. ®Çu vµo ®Çu ra S R Q Q 0 1 1 0 1 0 0 1 1 1 Q0 Q0 0 0 Cấm Cấm Q Q N2 N1 R S 1 1 0 0 Hình 4.33: Cấu trúc FF-RS dùng cổng NAND Q Q N2 N1 R S 1 1 0 0 224 + Khi ta đưa một xung âm đến đầu vào S, giả sử Flip - Flop đang ở trạng thái 0 thì mạch điện sẽ chuyển từ trạng thái 0 sang trạng thái 1. Vì xung âm đến đầu vào S sau thời gian truyền đạt thì đầu ra Q từ 0  1, Q chuyển từ 1  0. Vậy Flip - Flop đã chuyển trạng thái 0 sang trạng thái 1. Lúc này dù mất tín hiệu đầu vào S thì đầu ra Q = 0 đã hồi tiếp đến đầu vào N 1 cho nên mạch duy trì trạng thái 1 mà không trở lại trạng thái 0. Giả sử Flip - Flop ở trạng thái 1 (Q = 1, Q = 0), ta đưa một xung âm đến đầu vào R mạch sẽ chuyển trạng thái từ 1  0. Vì R = 0 sau thời gian truyền đạt thì đầu ra Q chuyển từ 1  0, Q chuyển từ 0  1. Vậy Flip - Flop đã chuyển trạng thái từ 1 sang thái 0. Lúc này dù mất tín hiệu đầu vào R thì đầu ra Q = 0 đã hồi tiếp đến đầu vào N2 cho nên mạch duy trì trạng thái 0 mà không trở lại trạng thái 1. * Vì tín hiệu đầu vào S thích hợp Flip - Flop ở trạng thái 1 tín hiệu đầu vào R thích hợp Flip - Flop ở trạng thái 0 Cho nên S thường được gọi là đầu vào Set (đặt), và R là đầu vào xoá (Reset) + Không cho phép đồng thời đưa tín hiệu vào cả R và S (R = S = 0) vì theo đặc tính cổng NAND khi R = S = 0 thì Q và Q đồng thời = 1 nên Flip - Flop không phải trạng thái 0 cũng không phải trạng 1 do đó không phải là phần tử nhớ, không tồn tại Flip - Flop. * Mức tác động của Flip - Flop: - FF mà ta vừa xét thì Q là đầu ra chính ( Q theo S)  Q = 1 khi S = 0 bởi vậy đây là loại FF tác động ở mức thấp, nó có kí hiệu - Nếu trước FF ta lấy thêm 1 cổng đảo: S Q Q FF R S Q Q S R Q Q R FF KÝ hiÖu 225 Thì lúc này ta có bảng chân lý: ta gọi đây là FF tác động ở mức cao tức Q = 1 khi S =1. b) Flip - Flop RS dùng các phần tử NOR: 3. Mạch Flip –Flop JK Mạch Flip -Flop JK có xung đồng bộ FF RS có điểm không thuận tiện là R = S = 1 thì ngõ ra bất ổn, Cả Q và QN tạm thời ở cùng 1 trạng thái. Bởi vậy người ta đã khắc phục bằng cách đưa thêm 2 mạch AND ở đầu vào R, S và gọi là 2 đầu vào J, K như sau: Flip - Flop JK có xung đồng bộ S R Q Q 1 0 1 0 0 1 0 1 1 1 x x 0 0 Q Qo S R Qn+1 Q n+1 0 0 Qn Qn 1 0 1 0 0 1 0 1 1 1 cấm x Bảng chân lý R S Q Q Hình 4.34: Sơ đồ cấu trúc FF-RS dùng cổng NOR FF Q J K CK Q Hình 4.36: Ký hiệu FF-JK Q QNK J CK S R QN Q Hình 4.35: Mạch cấu trúc FF-JK 226 + Giản đồ thời gian: 4. Mạch Flip –Flop T - Từ 1 FF -JK nếu ta nối K với J để làm 1 đầu vào thì ta có 1 FF -T. + FF-T có kí hiệu như sau: + Bảng sự thật của FF-T như sau: Bảng sự thật như sau: J K Q 0 0 Q0 (giữ nguyên) 0 1 1 1 0 0 1 1 Q0 (đảo lại) J K Ck Q J K CK Q   kh«ng cã xung Q0 0 0 Qn 0 1 1 1 0 0 1 1 nQ T CK Q  Kh«ng cã xung Qo 0 Qo 1 0Q Q Q T CK Q Q T Hình 4.37: Ký hiệu FF-T J K CK Bảng trạng thái: 227 + Dạng sóng ở các đầu vào và đầu ra như sau: 5. Mạch Flip –Flop D - Flip - Flop D được xây dựng từ 1 FF RS hay JK nhưng D được đưa thẳng vào S (J) còn R (K) được lấy từ đầu vào D sau khi đã đảo. như hình vẽ sau: * Bảng trạng thái của FF -D. * Dạng sóng của sự tương tác giữa ngõ vào và ngõ ra. Xung đồng hồ là dạng sóng vuông - Khi CK ở mức thấp (0) thì 2 cửa NAND ở đầu vào bị khoá, bởi vậy R và S không truyền được đến đầu ra. T Ck Q D CK Q 1 (S=1,R=0)  1 0 (S=0,R=1)  0 D Ck Q Q Q D CK Q Q S R Ck (S)J R(K) D Hình 4.38: Ký hiệu FF-D Ck 228 - Khi CK ở mức cao (1) thì 2 của NAND ở đầu vào mở ra R và S được truyền đến đầu ra. - Như vậy ta thay đổi CK sẽ thay đổi được trạng thái ngõ ra theo các ngõ vào . - Các FF tác động bởi xung CK hay còn gọi là: Tác động tích cực bằng cạnh (sườn) lên của xung CK. Tác động tích cực bằng cạnh (sườn) xuống của xung CK * Có các kí hiệu như sau: 4.2.5. Các mạch ứng dụng 1) Các mạch tổ hợp a. Mạch Logic Ví dụ 1: Trong nhà có 3 công tắc điện A,B, C chủ nhà muốn: + Đèn L sáng khi 3 công tắc A,B, C đều hở; + Đèn L sáng khi Avà B đóng còn C hở. Hãy dùng các cổng NAND để thiết kế mạch điện theo yêu cầu trên. Giải:  Gọi các trạng thái đóng của các công tắc là 1, hở là 0; Trạng thái sáng của bóng đèn là 1, tắt của bóng đèn là 0.  Vậy ta có ta có hệ thức boole như sau: Y A B C A B C       Lập bảng sự thật: vì hàm logic có 3 biến số nên có 8 tổ hợp các biến số ( 23 =8) ta có bảng sự thật như sau: công tắc đèn A B C Y 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 0 S R QN Q S R QN Q Q Q Q CK tác động bởi cạnh lên CK tác động bởi cạnh xuống CK CK 229  Biến đổi hệ thức Boole: Y A B C A B C      Y A B C A B C A B C A B C            (Biến thành tích vì mạch NAND là 1 mạch phủ định tích).  Dựa vào biểu thức Boole ta có mạch sau: Ví dụ 2: Cho hệ thức boole sau: Y ABC ABC ABC   . Hãy thiết lập mạch điện và bảng chân lí để thực hiện hàm sau: Giải: Từ hệ thức boole Y ABC ABC ABC   . Ta có bảng chân lí ta vẽ mạch điện như sau: Bảng chân lí Mạch điện : A B C A B C ABC ABC ABC ABC A B C Y 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0 A B C Y ABC ABC ABC 230 Ví dụ 3: Cho hệ thức Boole, hãy vẽ mạch điện và bảng chân lí. Y = AB C + A  B C Ví dụ 4: Cho mạch điện. Hãy thành lập bảng chân lý và hệ thức boole? Từ mạch điện ta có: Y = AB + AC Bảng chân lý sau: A B C A Y AB AC A B C Y 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 0 A B C Y 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 1 A B C 5V 5V 5V Y 231 Ví dụ 5: Cho mạch điện. Hãy thiết lập bảng chân lý và hệ thức boole. Hệ thức boole: Y ABC ABC  Bảng chân lý: b. Mạch mã hóa (Encoder circuit)  Khái niệm Trong hệ thống mạch điện tử dùng mạch logic, lệnh hay dữ kiện được truyền đi và được xử lý ở dạng từ mã nhị phân gồm các bit “0” và “1”. Một từ mã 4 bit có thể diễn tả được 24 = 16 lệnh hay “dữ kiện” khác nhau mà giá trị thập phân tương ứng là từ 015. Vậy từ nhị phân biểu thị 1 lệnh hay một dữ kiện được gọi là mã số. Mạch điện dùng để tạo ra các mã số gọi là mạch lập mã “Encode”. Ví dụ: Bàn phím của một máy tính dùng để truyền lệnh hay nạp dữ kiện vào máy tính. Ta cần một mạch mã hoá để gán cho mỗi ký tự một mã số nhị phân, dĩ nhiên các mã số nhị phân phải khác nhau, một từ mã 4 bit sẽ diễn tả được 16 mã số khác nhau, một từ mã 5 bit sẽ diễn tả được 32 mã số khác nhau. Một mạch mã hoá nhìn chung sẽ có một số đường vào (Ví dụ M đường vào), và có một số đầu ra (N đầu ra), trong một thời điểm chỉ có duy nhất một đường được hoạt động ở một thời gian định sẵn và nó cho ra một số bit dữ liệu. A B C Y 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 A B C Y 232 Sơ đồ tổng quát chung của một mạch mã hoá có M đầu vào, và N đầu ra có dạng như hình 4.39.  Mạch đổi mã thập phân sang số BCD (Decimal to BCD converter ) Mạch đổi mã cũng là mạch mã hoá, giả sử ta có một bàn phím gồm 10 nút bấm mỗi nút bấm tương ứng với một con số thập phân. Ta phải xây dựng một mạch điện để đổi 10 con số thập phân thành ra mã nhị phân bốn bit tương ứng với các con số từ “0” đến “9”. Các bước tiến hành xây dựng mạch điện cũng tương tự như các phần đã học ở các chương trước.  Thành lập bảng chân lý: Bảng 3.1 mô tả một mạch điện mà các đầu vào là các nút nhấn hai trạng thái (A0 đến A9), các nút nhấn này diễn tả các con số thập phân từ “0”  “9”. Các đầu ra làm thành mã số nhị phân 4 bit. Bảng 3.1 Bảng chân lý của bộ mã hoá Số thập phân Trạng thái các đường từ (Đầu vào) Mã số ra (BCD - B0B1B2B3) a9 a8 a7 a6 a5 a4 a3 a2 a1 a0 B3 B2 B1 B0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 1 2 0 0 0 0 0 0 0 1 0 0 0 0 1 0 3 0 0 0 0 0 0 1 0 0 0 0 0 1 1 4 0 0 0 0 0 1 0 0 0 0 0 1 0 0 5 0 0 0 0 1 0 0 0 0 0 0 1 0 1 6 0 0 0 1 0 0 0 0 0 0 0 1 1 0 7 0 0 1 0 0 0 0 0 0 0 0 1 1 1 8 0 1 0 0 0 0 0 0 0 0 1 0 0 0 9 1 0 0 0 0 0 0 0 0 0 1 0 0 1  Thiết kế mạch Từ bảng chân lý ta tìm được hàm Boolean như sau: B0 = a1 + a3 +a5 + a7 +a9; B2 = a4 + a5 + a6 + a7 M § ¢ U V A O Hình 4.39: Sơ đồ tổng quát mã hoá A0 Am - 1 00 01 0n - 1 Encod Unit A1 N § ¢ U R A 233 B3 = a8 +a9 ; B1 = a2 + a3 + a6 + a7 Từ hàm Boolean ta xây dựng được mạch điện với cấu trúc DRL như hình 4.40 Căn cứ vào mạch điện ta có: Khi a1 được nhấn thì đường từ x1 lên cao D1 dẫn  b0 lên mức “1”, như vậy ta có mã số ra bốn bit là: 00012. Tương tự khi a9 được nhấn thì đường từ x9 lên cao  D14, D15 dẫn b3 = b0 = “1”, ta có mã số ở đầu ra là: 10012 ... Ta nhận thấy công tắc ao không cần phải có mặt trong mạch điện.  Thiết kế mạch với các cổng NAND Ta thực hiện biến đổi hàm Boolean như sau: B0 = a1 + a3 +a5 + a7 +a9 = 97531 aaaaa B1 = a2 + a3 +a5 + a7 = 7532 aaaa B2 = a4 + a5 +a6 + a7 = 7654 aaaa B3 = a8 + a9 = 98 aa a1 a2 a3 a4 a5 a6 a7 a8 a9 + D1 x1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D12 D13 D15 x2 x3 x4 x5 x6 x7 x8 x9 B3 B2 B1 B0 Hình 4.40: Sơ đồ mạch mã hoá dùng Diode D14 E 234 Từ hàm Boolean ta vẽ được mạch điện như hình 4.41  Thiết kế mạch mã hóa 8 bit Để hiểu rõ hơn nữa về mạch mã hóa ta xét một ví dụ về mạch chuyển đổi các con số từ 0 đến 7 (8 bit) ra mã số nhị phân sau đây. Vì 23 = 8 nên ta có số biến ở đầu vào là 8, và số bit ở đầu ra là 3. Ta đặt 8 biến vào là A0 , A1 ... A7 và 3 bit ở đầu ra là b0, b1, b2. Nên ta thành lập được bảng chân lý như bảng 3.2. Căn cứ vào bảng chân lý ta tìm được hàm Boolean ở đầu ra như sau: b0 = A1 +A3 +A5 + A7 = 7531 aaaa b1 = A2 +A3 +A6 + A7 = 7632a aaa b2 = A4 +A5 +A6 + A7 = 7654a aaa Bảng 3. 2 Bảng chân lý của mạch biến đổi mã thập phân - nhị phân Mã số vào Mã số ra Số hệ ‘D’ b2 b1 b0 A0 0 0 0 0 A1 0 0 1 1 A2 0 1 0 2 A3 0 1 1 3 A4 1 0 0 4 A5 1 0 1 5 A6 1 1 0 6 A7 1 1 1 7 1 A1 A2 A3 A4 A5 A6 A7 A8 A9 B0 B1 Hình 4.41: Mạch mã hoá với các cổng NAND B2 B3 235 Căn cứ vào hàm Boolean ta xây dựng mạch điện như hình 4.42 A1 A2 A3 A4 A5 b0 (LSB) b1 b2 (MSB) A6 A7 c. Mạch giải mã (Decoder circuit)  Khái niệm Mạch giải mã là mạch logic thực hiện chuyển đổi số nhị phân N bit ở đầu vào thành M đường ở đầu ra, mỗi đầu ra sẽ chỉ tác động đối với một tổ hợp có thể có của đầu vào. Sơ đồ tổng quát của bộ giải mã với N đầu vào và M đầu ra nh hình 4.43 Do mỗi đầu vào của N đầu vào có hai trạng thái nên ta có 2D tổ hợp mã số có thể có ở đầu vào, và ứng với 2N tổ hợp mã số vào này thì trong một thời điểm chỉ có duy nhất một đầu ra tích cực (lên cao hoặc xuống thấp) còn lại các đầu ra khác đều ở (mức thấp hoặc lên cao). Tuy nhiên có một số mạch giải mã mà ta không dùng hết 2N tổ hợp mã số ở đầu vào bởi vì số lượng đầu ra yêu cầu nằm trong khoảng > 2N-1 và < 2N.  Mạch giải mã BCD sang số thập phân  Sơ đồ khối Mạch giải mã từ mã số BCD sang mã số thập phân còn gọi là mạch giải mã 4 đường sang 10 đường, có sơ đồ khối như hình 4.44. Hình 4.42 Mạch mã hoá thập phân – nhị phân Decoder A0 A1 A2 AN -1 Q0 Q1 Q2 QM -1 C¸c ®Çu vµo C¸c ®Çu ra Hình 4.43 Sơ đồ tổng quát của bộ giải mã 236  Thành lập bảng chân lý Ta thành lập bảng chân lý ở dạng đảo biến (hay các đầu ra tích cực ở mức thấp) của bộ giải mã để biến đổi mã BCD 4 bit ở đầu vào, thành mã số thập phân 10 bit ở đầu ra như bảng 3.3. Bảng 3.3 Bảng chân lý của biến đổi mã nhị phân - BCD Mã số vào 4 bit Mã số ra 10 bit D C B A A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 x x x x x x x x x x 1 0 1 1 x x x x x x x x x x... Căn cứ vào bảng chân lý ta thành lập bản đồ Karnaugh cho đầu ra A0. Decoder B0 B1 B2 B3 A0 A1 A2 A9 M· sè vµo 4 bit M· sè ra 10 bit Hình 4.44 Sơ đồ khối của bộ giải mã nhị phân - thập phân Căn cứ vào bản đồ Karnaugh ta tìm được hàm Boolean cho đầu ra A0 như sau: 0A DCBA 0A ABCD Bảng Karnaugh cho biến đổi mã nhị phân -BCD của A0 BA DC 00 01 11 10 00 0 1 1 1 01 1 1 1 1 11 x x x x 10 1 1 x x A0 237 Cho đầu ra A1 Cho đầu ra A2. Tương tự ta tìm được CBAABCA 2 Với các đầu ra A3, A4, A5, A6, A7, A8, A9 Ta làm tương tự như cho các đầu ra A0, A1, A2, như sau: A3 = BAC. ; A4 = AB.C. ; A5 = AB.C ; A6 = ABC. ; A7 = CBA ; A8 = AD. ;A9 = DA  Thiết kế mạch Cuối cùng căn cứ vào hàm Boolean ta vẽ được mạch điện như hình 4.45. Tương tự ta tìm được A1 như sau: 1A = ABCD  ABCDA  1 Bảng Karnaugh cho biến đổi mã nhị phân BCD của A1 BA DC 00 01 11 10 00 1 0 1 1 01 1 1 1 1 11 x x x x 10 1 1 x x A1 Bảng Karnaugh cho biến đổi mã nhị phân -BCD của A2 BA DC 00 01 11 10 00 1 1 1 1 01 1 1 1 1 11 x x x x 10 1 1 x x A2 Hình 4.45 Mạch giải mã thập phân D C B A A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 D C B A 238 d. Mạch giải mã hiển thị (LED 7 đoạn) Một trong các loại đèn chỉ thị thông dụng đang thịnh hành là đèn LED 7 đoạn, đèn gồm 7 đoạn mang tên a, b, c, d, e, f, g được sắp xếp theo hình số 8, bên dưới mỗi đoạn là các LED và hệ thống phản chiếu ánh sáng (hình 4.46). Tuỳ thuộc vào tổ hợp các đoạn được thắp sáng mà ta có các số và chữ khác nhau như sau: Giả sử chỉ có các đoạn b và c sáng ta sẽ có số: 1 Còn nếu tất cả các đoạn a, b, c, d, e, f (trừ đoạn G) sáng ta có số 0. LED 7 đoạn còn được phân biệt bởi màu sắc và kích cỡ của các đoạn hiển thị. Một số LED còn có thêm thông tin thứ 8 là dấu chấm ở bên cạnh LED. Về phương diện mạch điện ta có hai loại mạch tổ hợp LED, đó là loại Anode chung, và loại Cathode chung như hình 4.47. Với loại Anốt chung thì tín hiệu điều khiển được đưa vào các Catôt, còn với loại Catôt chung thì tín hiệu điều khiển được đưa vào các Anốt. * Thiết kế mạch điện Mạch giải mã hiển thị bao giờ cũng được đặt sau mạch đếm nhị phân và đặt trước khối hiển thị. Các đầu vào là mã nhị phân 4 bít dạng BCD. Trong bộ mã nhị phân 4 bit có 6 tổ hợp mã từ “1010  1111” không được sử dụng, nhưng ta cần phải nhớ để tối thiểu hoá a b c d e f g Hình 4.46 LED 7 đoạn Dạng Catốt chung Dạng Anốt chung Tác động ở mức cao Tác động ở mức thấp g f e d c b a a b c d e f g Hình 4.47 Các loại đèn LED: anôt chung (a) và Catôt chung (b) a) b) 239 hàm Boolean. Tín hiệu ra của bộ giải mã là các bit: a, b, c, d, e, f, g dùng để kích thích LED 7 đoạn hoạt động. * Thành lập bảng chân lý Giả sử mạch tác động ở mức logic thấp, vì vậy ta có bảng chân lý như bảng 3.4. Bảng 3.4 Bảng chân lý của biến đổi mã nhị phân - 7 đoạn Mã BCD (đầu vào Các trạng thái đầu ra D C D A A0 B0 C0 D0 E0 F0 G0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 1 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 1 1 0 0 1 0 0 1 0 0 1 1 0 0 0 1 0 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 1 1 0 0 0 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 * Thiết lập hàm Boolean Các bước thực hiện tương tự như mục nói về mạch giải mã thập phân. Căn cứ vào bảng chân lý 3.4 để tìm hàm Boolean, và dùng bản đồ Karnaugh để rút gọn hàm.. Ta tiến hành theo các bước sau. Căn cứ vào bản đồ Karnough để tìm A0. Căn cứ vào bản đồ Karnough để tìm B0. 0 0 0 1 1 1 1 0 Căn cứ vào bản đồ Karnaugh ta có ABBACDB ABBACDB   0 0 0 0 0 0 0 1 0 1 x x x x 0 0 x x DC BA 0 0 0 1 1 1 1 0 B0 0 1 0 0 1 0 0 0 x x x x 0 0 x x 0 0 0 1 1 1 1 0 00 0 1 1 1 1 0 A0 DC BA Căn cứ vào bản đồ Karnaugh ta có: 0A D B CA C A     . 0A D B CA C A     240 Bằng cách tương tự ta tìm được C0, D0, E0, F0, G0 như sau: C0 = ACB  ; D0 = BACABCABACD  ; E0 = ACAB  , F0 = ACABBCD  ; G0 = BCD  Căn cứ vào hàm Boolean ta vẽ được mạch điện như hình 4.48. 2) Mạch đếm (Counter Circuit) a. Khái niệm  Định nghĩa Đếm là khả năng nhớ được các xung đầu vào, thực hiện thao tác đếm được gọi là mạch đếm Mạch đếm được tạo thành từ sự kết hợp của các Flip - Flop. Mạch có một đầu vào cho xung đếm và nhiều đầu ra là các đầu Q của các Flip – Flop Nhận xét: - Số nhị phân có 2 chữ số 0 và 1, và được gọi là bit. - Mỗi Flip - Flop chỉ có một đầu ra Q cũng có 2 trạng thái 0 hoặc 1. - Cho nên đầu ra Q tương ứng với một bit của số nhị phân. - Nếu ghép các Flip - Flop lại thì kết quả sẽ được số nhị phân có nhiều bit, số bít bằng số Flip - Flop. E0 F0 A B C D A0 C0 B0 G0 D0 Hình 4.48 Mạch giải mã nhị phân - bảy đoạn 241 - Điều kiện cơ bản để hình thành một mạch đếm là phải có các trạng thái khác nhau mỗi khi có xung đếm vào. - Nếu mạch có 1 Flip - Flop đầu vào thì có 1 đầu ra Q với 2 trạng thái Nếu mạch có 2 Flip - Flop đầu vào thì có 2 đầu ra Q với 4 trạng thái Nếu mạch có 3 Flip - Flop đầu vào thì có 3 đầu ra Q với 8 trạng thái (23) Vậy nếu mạch có n Flip - Flop đầu vào thì có n đầu ra Q với 2n trạng thái - Số trạng thái khác nhau đó được gọi là dung lượng của mạch đếm và cũng được gọi là Modul của mạch đếm ( Modul M, M là số nguyên dương) - Khi mạch đếm đến trạng thái thứ M nếu cứ tiếp tục có xung đếm mạch đếm phải tự động trở về trạng thái ban đầu và đếm lại.  Phân loại  Theo cách ghép Flip - Flop căn cứ vào sự khác biệt hệ số đếm của bộ đếm  Mạch đếm hệ nhị phân  Mạch đếm thập phân  Mạch đếm Modul M  Theo chức năng căn cứ vào sự tác động xung đồng hồ đầu vào  Mạch đếm lên  Mạch đếm xuống  Mạch đếm vòng  Theo phương pháp đưa xung đếm theo tình huống thay đổi trạng thái các FF  Đếm đồng bộ  Đếm không đồng bộ  Ứng dụng Mạch đếm được ứng dụng hầu hết các thiết bị điện tử số và trong đời sống kỹ thuật. Sự phân loại chỉ mạng tính chất tương đối vì chỉ đáp ứng 1 yếu tố. Trong thực tế một mạch đếm bao hàm các yếu tố trên. FFA FFB 0 0 0 1 1 0 1 1 0 1 2 1 22 242 b. Mạch đếm không đồng bộ  Mạch đếm lên không đồng bộ Modul 8 (mạch đếm nối tiếp) *.Mạch điện: - Mạch không đồng bộ là kiểu đếm mà ngõ ra của Flip - Flop này sẽ là tín hiệu ngõ vào của xung Ck của Flip - Flop kế tiếp. - Là mạch Modul 8 nên ta sử dụng 3 Flip - Flop JK vì 2N = 8  N = 3 nên ta có mạch điện như hình vẽ trên. * Hoạt động: - Các ngã vào điều khiển JK của Flip - Flop đều được đưa lên mức cao J = K =1 xung CK được đa tới Flip - Flop A kích ở cạnh xuống, ngã ra Q của Flip - Flop A được đưa làm xung CK kế tiếp cho Flip - Flop tiếp theo. Như vậy mạch đếm từ 000 đến 111 và sau 8 xung CKmạch tự động đếm từ số đếm đầu tiên. * Giản đồ thời gian sau: Cl QA QB QC Ck A B C 5V S J CP K R QN Q S J CP K R QN Q S J CP K R QN Q QC QB Ck 8 3 7 6 5 4 1 8 5 4 3 2 1 2 6 7 QA 243 * Hoạt động được diễn tả bằng bảng trạng thái: Số xung vào (CK) Trạng thái ra ngay sau khi có xung Số thập phân tương ứng QD QC QB QA Xoá 0 0 0 0 0 1 0 0 0 1 1 2 0 0 1 0 2 3 0 0 1 1 3 4 0 1 0 0 4 5 0 1 0 1 5 6 0 1 1 0 6 7 0 1 1 1 7 8 0 0 0 0 0  Mạch đếm xuống không đồng bộ Modul 8 (Down counter Circuit) - Mạch ở trên được gọi là mạch đếm lên “Up counter”. Bây giờ nếu ta nối ngõ ra QN của các tầng ra (thay vì Q) đến các ngõ vào CK của tầng sau, ta sẽ có mạch đếm xuống “ Down counter circuit” sau đây: - Giản đồ thời gian: C B A Ck Cl QC QB QA 5V S J CP K R QN Q S J CP K R QN Q S J CP K R QN Q QA 7 6 2 1 3 4 5 8 Ck QC QB AQ BQ CQ 7 6 2 1 3 4 5 8 244 - Ngõ ra của FF đầu QA chỉ đổi trạng thái ở cạnh xuống của xung CK, ngõ ra của các FF khác chỉ đổi trạng thái ở cạnh lên của ở QA (tức cạnh xuống của QNA ), mà đồ thị thời gian đã chỉ ra. - Ban đầu ta thực hiện xung Clear sau đó mạch đếm từ 111 đến 000 tương ứng với số 710 010 . Thể hiện mạch đếm bằng bảng trạng thái sau đây: Số xung vào CK Trạng thái ra ngay sau khi có xung Số thập phân tơng ứng CK QD QC QB QA Xoá 0 0 0 0 0 1 1 1 1 1 7 2 1 1 1 0 6 3 1 1 0 1 5 4 1 1 0 0 4 5 1 0 1 1 3 6 1 0 1 0 2 7 1 0 0 1 1 8 1 0 0 0 0  Mạch đếm Modul N không đồng bộ (Modul counter Circuit) - Mạch đếm đặt trước. - Ta đã biết một mạch đếm có n tầng có Modul N = 2n và đếm được 2n bít từ số 02 đến 2n-1 2 Với mạch đếm 2 tầng có Modul N = 22 = 4, mạch có 3 tầng có Modul N = 23 = 8 mạch đếm có 4 tầng có Modul N = 24 =16...... - Trong nhiều trường hợp ta cần một mạch đếm có Modul khác luỹ thừa của 2. Ví dụ như mạch đếm Modul 10 đây là mạch đếm thập giai “ decade counter “ hay còn goị là mạch đếm BCD “ Binary coded decimeln”.  Mạch đếm Modul khác luỹ thừa của 2 thường gọi là mạch đếm Modul N hay mạch đếm chia cho N  Có nhiều cách để thực hiện mạch đếm Modul N, cách đơn giản là lợi dụng ngõ Clear của FF để đặt lại mạch đếm ở lần đếm thứ N . Ví dụ ta xét bảng trạng thái sau: 245 Sốxungvào Số nhị phân ra Số thập phân QD QC QB QA 0 0 0 0 0 0 1 0 0 0 1 1 2 0 0 1 0 2 3 0 0 1 1 3 4 0 1 0 0 4 5 0 1 0 1 5 6 0 1 1 0 6 7 0 1 1 1 7 8 1 0 0 0 8 9 1 0 0 1 9 10 0 0 0 0 0 11 0 0 0 1 1  Từ bảng chân lý ta thấy ở lần đếm thứ 10 đáng lẽ là mạch đếm 1010 nhưng ta cho mạch quay về đếm 0000 bằng cách khống chế cổng CL như sau: - ở lần đếm thứ 10 mạch sẽ đếm 1010. Như vậy QB = QD = 1 nên ra của cổng NAND sẽ bằng 0 nên mạch xoá tự động về 0000 Nhận xét: - Mạch đếm như trên đơn giản nhưng hoạt động không chính xác vì: thời gian cần để xoá các FF là khác nhau. Ví dụ với FF D cần thời gian xoá dài hơn FF B “có tải khác nhau” như vậy QB về 0 ngõ ra của cổng NAND sẽ về 1 nên không xoá được FFD - Vấn đề khác nữa là các cửa Clear không còn tự do để xoá các FF nữa nên không thực hiện theo ý muốn được. DCBA Ck Cl QCQB QDQA 5V S J CP K R QN Q S J CP K R QN Q S J CP K R QN Q S J CP K R QN Q 246 Một số vi mạch đếm không đồng bộ - Có rất nhiều IC đếm không đồng bộ thuộc họ TTL và CMOS. Một trong những IC thuộc họ TTL là 7493 và 74293. - IC 74293 có 4 Flip - Flop JK với 4 ngã ra Q0, Q1, Q2, Q3 trong đó Q0 là số nhỏ nhất (LSB), Q3 là số lớn nhất (MSB). Mỗi Flip - Flop có xung CK là Cpo. Ngã vào Cl được nối với nhau và nối với ngã ra của cổng NAND, ngã vào cổng NAND là MR1, MR2. c. Mạch đếm đồng bộ Ngã vào xung CK của tất cả các Flip - Flop được nối với nhau sao xung Ck được cung cấp đồng thời tới mỗi Flip - Flop. * Các bước thành lập Bước 1: Phân tích - Xác định số lượng FF Nếu giá trị số đếm tuần tự tăng hoặc giảm 1 đơn vị thì dựa vào Modul đếm Modul N=2n thì số FF là n Nếu giá trị số đếm không tuần tự thì dựa vào giá trị lớn nhất của số đếm, giá trị lớn nhất = 2n thì số FF là n - Đấu chuyển đổi FF theo yêu cầu đầu bài FF- JK thành FF- T, thành FF- D Bước 2: Nhị phân hóa số đếm Bước 3: Lập bảng trạng thái Bước 4: Viết hàm lozic các đầu vào Bước 5: Vẽ mạch lozic Bước 6: Thử trạng thái hoạt động của mạch.  Mạch đếm lên đồng bộ * Hãy thành lập mạch đếm lên đồng bộ Modul 16 dùng FF-JK với CK tác động tích cực sườn lên của xung R = S = 1. - Phân tích + Modul 16 = 24  số FF cần thiết là 4. Được sắp xếp đầu ra Q3Q2Q1Q0 có đầu vào T3T2T1T0 + Đấu chuyển đổi FF-JK tạo thành FF-T CK Q Q J K T 247 - Nhị phân hoá số đếm Thập phân Nhị phân 0 0000 1 0001 2 0010 3 0011 4 0100 5 0101 6 0110 7 0111 8 1000 9 1001 10 1010 11 1011 12 1100 13 1101 14 1110 15 1111 - Lập bảng trạng thái TT CK Đầu ra Đầu vào (Q3Q2Q1Q0)n  (Q3Q2Q1Q0)n+1 T3T2T1T0 1 0000 0001 0001 2 0001 0010 0011 3 0010 0011 0001 4 0011 0100 0111 5 0100 0101 0001 6 0101 0110 0011 7 0110 0111 0001 8 0111 1000 1111 9 1000 1001 0001 10 1001 1010 0011 11 1010 1011 0001 12 1011 1100 0111 13 1100 1101 0001 14 1101 1110 0011 15 1110 1111 0001 16 1111 0000 1111 248 - Viết hàm lozic các đầu vào: T0 = 1 = +VCC; 1 0T Q ; 2 1 0 3 2 1 0;T QQ T Q QQ  . - Vẽ mạch lozic: - Thử trạng thái của mạch + Giả sử trạng thái ngõ ra Q3Q2Q1Q0 là 1000 Khi có xung CK tác động cạnh lên thì các đầu vào T3T2T1T0 tương ứng là T0 =1; 1 0T Q =0; 2 1 0 3 2 1 00; 0T QQ T Q QQ    .Khi đó chỉ có FF0 lật trạng thái còn FF1; FF2; FF3 gữi nguyên trạng thái ngõ ra có trạng thái là: 1001 + Giả sử trạng thái ngõ ra Q3Q2Q1Q0 là 1001 Khi có xung CK tác động cạnh lên thì các đầu vào T3T2T1T0 tương ứng là T0 =1; 1 0T Q =1; 2 1 0 3 2 1 00; 0T QQ T Q QQ    .Khi đó chỉ có FF0 FF1 lật trạng thái còn; FF2; FF3 gữi nguyên trạng thái ngõ ra có trạng thái là: 1010 * Hãy thành lập mạch đếm xuống đồng bộ Modul 8 dùng FF-T với CK tác động tích cực sườn lên của xung. - Phân tích Modul 8 = 23  số FF cần thiết là 3. Được sắp xếp đầu ra Q2Q1Q0 có đầu vào T2T1T0 - Nhị phân hoá số đếm Thập phân Nhị phân 0 000 1 001 2 010 3 011 4 100 5 101 6 110 7 111 Q2 Q3 T0 T1 T2 T3 CK Q0 Q1 5V S J CP K R QN Q S J CP K R QN Q S J CP K R QN Q S J CP K R QN Q 1 249 - Lập bảng trạng thái TT CK Đầu ra Đầu vào (Q2Q1Q0)n  (Q2Q1Q0)n+1 T2T1T0 1 000 001 001 2 001 010 011 3 010 011 001 4 011 100 111 5 100 101 001 6 101 110 011 7 110 111 001 8 111 000 111 - Viết hàm lozic các đầu vào: T0 = 1 = +VCC; 1 0T Q ; 2 1 0T Q Q . - Vẽ mạch lozic: - Thử mạch: + Giả sử trạng thái ngõ ra Q2Q1Q0 là 100 Khi có xung CK tác động cạnh lên thì các đầu vào T2T1T0 tương ứng là T0 =1; 1 0T Q =0; 2 1 0 0T QQ  .Khi đó chỉ có FF0 lật trạng thái còn FF1; FF2 gữi nguyên trạng thái ngõ ra có trạng thái là: 101 + Giả sử trạng thái ngõ ra Q2Q1Q0 là 101 Khi có xung CK tác động cạnh lên thì các đầu vào T2T1T0 tương ứng là T0 =1; 1 0T Q =1; 2 1 0 0T QQ  .Khi đó chỉ có FF0 FF1 lật trạng thái còn; FF2 gữi nguyên trạng thái ngõ ra có trạng thái là: 101  Mạch đếm xuống Modul 16 đồng bộ: * Mạch điện: Q2 T0 T1 T2 CK Q0 Q1 5V S J CP K R QN Q S J CP K R QN Q S J CP K R QN Q “1” 250 * Hoạt động - Ban đầu ta thực hiện xung clear sau đó mạch đếm từ 1111 đến 0000 tương ứng với số 1510 010 . - Giản đồ thời gian: - Thể hiện mạch đếm bằng bảng trạng thái sau đây Số xung vào CK Trạng thái ra ngay sau khi có xung Số thập phân tơng ứng QD QC QB QA Xoá 0 0 0 0 0 1 1 1 1 1 15 2 1 1 1 0 14 3 1 1 0 1 13 4 1 1 0 0 12 5 1 0 1 1 11 QA 7 6 2 1 10 3 4 5 8 9 12 13 14 15 11 16 Ck QC QD QB QNA QNB QNC 1 5V 5V Q4Q3Q2Q1 CP1 CP2 Q1 Q2 50 S J CP K R QN Q S J CP K R QN Q S J CP K R QN Q S J CP K R QN Q 251 Số xung vào CK Trạng thái ra ngay sau khi có xung Số thập phân tơng ứng QD QC QB QA 6 1 0 1 0 10 7 1 0 0 1 9 8 1 0 0 0 8 9 0 1 1 1 7 10 0 1 1 0 6 11 0 1 0 1 5 12 0 1 0 0 4 13 0 0 1 1 3 14 0 0 1 0 2 15 0 0 0 1 1 16 0 0 0 0 0  Mạch đếm đồng bộ Modul N - Việc thiết kế một mạch đếm Modul N đồng bộ nói chung là phức tạp. Cách đơn giản nhất là quan sát trạng thái của các ngõ ra của FF để tìm liên hệ giữa các trạng thái rồi thử thực nghiêm bằng cách thêm các cổng logic hoặc mắc nối tiếp như với mạch đếm Modul N không đồng bộ - Ta có thể dùng các FF T hoặc FF JK để thực nghiệm * Mạch đếm thập phân đồng bộ: - Xét ở lần đếm thứ 10 ta thấy:  JA =KA =1, CK tác động sườn xuống ()nên Qn = 0 vì trước đó “A = 1 ở lần đếm 9” QC QD C K A B C D TA TB TC TD QA QB 5V S J CP K R QN Q S J CP K R QN Q S J CP K R QN Q S J CP K R QN Q 252  Còn JB = KB = 0 = JB nên QB = QB0= 0 mặc dù CK   QA = QB = 0 nên TC = 0 lúc đó QC =QC0 = 0  Với FFD KA= QA= 1, còn JA =QAQBQC = 0, JD = 0,QD = 0 ở lần đếm thứ 10  nghiệm lại ta thấy mạch điện đã đúng như hình vẽ (chú ý lần đếm thứ 10 tức xung CK thứ 10c) - Đồ thị thời gian: - Bảng trạng thái CK QA QB QC QD 0 0 0 0 0 1 1 0 0 0 2 0 1 0 0 3 1 1 0 0 4 0 0 1 0 5 1 0 1 0 6 0 1 1 0 7 1 1 1 0 8 0 0 0 1 9 1 0 0 1 QB QD QC Ck 1611 1514131298543 101 2 6 7 QA 253 CÂU HỎI VÀ BÀI TẬP 1) Nêu các đại lượng đặc trung của tín hiệu xung? 2) Vẽ sơ đồ, nêu tác dụng linh kiện và nguyên lý làm việc của mạch tạo xung đa hài dùng 2 TZT? 3) Vẽ sơ đồ cấu trúc, nêu chức Nang của từng khối trong sơ đồ cấu trúc của IC 555? 4) Vẽ sơ đồ, nêu tác dụng linh kiện và nguyên lý làm việc của mạch tạo xung vuông dùng IC 555? 5) Vẽ sơ đồ, nêu tác dụng linh kiện và nguyên lý làm việc của mạch biến đổi xung vuông thành xung răng cưa? 6) Vẽ sơ đồ, nêu tác dụng linh kiện và nguyên lý làm việc của mạch biến đổi xung vuông thành xung tam giác? 7) Kể tên các hệ thống số. Cách biểu diễn các hệ thống số đó? 8) Nêu nhiệm vụ, hàm lozíc, ký hiệu và bảng trạng thái của các cổng lozíc: AND; OR; NOT; NAND; NOR? 9) Nêu các cách biểu diễn hàm lozíc? Các phương pháp tối giản hàm lozíc? 10) Kể tên, vẽ ký hiệu và lập bảng trạng thái của các Flíp Flóp đồng bộ: FF-JK; FF-T; FF-D? 11) Bài tập1: Cho hàm lozíc 3 biến có YSP= Σ(0,2,4,5) và ô có giá trị không xác định là: 3. Hãy tối giản hàm dùng bìa, vẽ mạch lozíc tối giản dùng một loại cổng NAND 2 ngõ vào. 12) Bài tập 2: Cho hàm lozíc 4 biến có YSP= Σ(0,2,4,5,6,9,11,14) và ô có giá trị không xác định là: 8,12. Hãy tối giản hàm dùng bìa, vẽ mạch lozíc tối giản dùng một loại cổng NAND 2 ngõ vào. 13) Bài tập 3: Cho hàm lozíc 4 biến có YSP= Σ(0,2,4,5,6,9,11,14) và ô có giá trị không xác định là: 8,12. Hãy tối giản hàm dùng bìa, vẽ mạch lozíc tối giản dùng một loại cổng NOR 2 ngõ vào. 14) Bài tập 4: Cho hàm lozíc 4 biến có YSP= Σ (0,2,4,5,6,9,11,14) và ô có giá trị không xác định là: 8,13. Hãy tối giản hàm dùng bìa, vẽ mạch lozíc tối giản dùng một loại cổng NOR 2 ngõ vào. 15) Bài tập 5: Một nhà 4 tầng có 4 công tắc điện để điều khiển 1 bóng đèn Y. Chủ nhà muốn đèn sáng khi: - Cả bốn công tắc đều đóng - Ba công tắc đầu đóng công tắc cuối hở - Hai công tắc đầu đóng hai công tắc cuối hở 254 - Công tắc đầu đóng, ba công tắc cuối hở. Hãy thành lập mạch lozíc điều khiển bóng đèn trên chỉ dùng một loại cổng NAND. 16) Bài tập 6: Một nhà 4 tầng có 4 công tắc điện để điều khiển 1 bóng đèn Y. Chủ nhà muốn đèn sáng khi: - Cả bốn công tắc đều đóng - Ba công tắc đầu đóng công tắc cuối hở - Hai công tắc đầu đóng hai công tắc cuối hở - Công tắc đầu đóng, ba công tắc cuối hở. Hãy thành lập mạch lozíc điều khiển bóng đèn trên chỉ dùng một loại cổng NOR. 17) Bài tập 7: Thành lập mạch đếm lên đồng bộ Modul 10 dùng FF-JK với CK tác động tích cực sườn lên của xung R = S = 1. 18) Bài tập 8: Thành lập mạch đếm lên đồng bộ Modul 8 dùng FF-JK với CK tác động tích cực sườn lên của xung R = S = 0. 19) Bài tập 9: Thành lập mạch đếm xuống đồng bộ Modul 16 dùng FF-JK với CK tác động tích cực sườn lên của xung R = S = 0. 20) Bài tập 10: Thành lập mạch đếm xuống đồng bộ Modul 8 dùng FF-JK với CK tác động tích cực sườn lên của xung R = S = 0. 21) Bài tập 11: Thành lập mạch đếm xuống đồng bộ Modul 5 dùng FF-JK với CK tác động tích cực sườn lên của xung R = S = 1. 22) Bài tập 12: Thành lập mạch đếm xuống đồng bộ Modul 10 dùng FF-JK với CK tác động tích cực sườn lên của xung R = S = 1. 23) Bài tập 13: Thành lập mạch đếm xuống đồng bộ Modul 10 dùng FF-T với CK tác động tích cực sườn lên của xung R = S = 1. 24) Bài tập 14: Thành lập mạch đếm xuống đồng bộ Modul 16 dùng FF-T với CK tác động tích cực sườn lên của xung R = S = 1. 255 TÀI LIỆU THAM KHẢO [1] Đặng Văn Đào & Lê Văn Doanh; Kỹ thuật Điện; Nhà xuất bản Khoa học và Kỹ thuật; 1997. [2] ThS. Trần Thị Kim Dung & ThS. Vũ Ngọc Tuấn; Giáo trình Kỹ thuật điện; Trường Đại học Sư phạm Kỹ Thuật Nam Định; 2010. [3] Đinh Gia Huân; Kỹ thuật điện tử, Trường Cao đẳng Sư phạm Kỹ Thuật Nam Định; 2002. [4] Trần Văn Hào; Kỹ thuật xung số; Trường Cao đẳng Sư phạm Kỹ Thuật Nam Định; 2000. [5] TS. Nguyễn Viết Nguyên; Giáo trình kỹ thuật số; Nhà xuất bản Giáo dục; 2003. [6] Đặng Văn Đào & Lê Văn Doanh; Bài tập kỹ thuật điện; Nhà xuất bản Khoa học & Kỹ thuật; 2003. [7] Vũ Gia Hanh, Trần Khánh Hà, Phan Tử Thụ, Nguyễn Văn Sáu; Máy điện tập I, tập II; Nhà xuất bản Khoa học & Kỹ thuật. [8] Đặng Văn Đào & Lê Văn Doanh; Cơ sở lý thuyết mạch; Nhà xuất bản Giáo dục; 1992 [9] Hoàng Hữu Thận; Kỹ thuật điện đại cương; Nhà xuất bản Đại học và Giáo dục chuyên nghiệp.