Giáo trình Vi mạch số (Trình độ: Cao đẳng) - Phần 2

iện. - Ngày nay RAM lƣỡng cực tĩnh đƣợc chế tạo theo công nghệ TTL, công nghệ ECL đã đạt đến dung lƣợng nhớ hơn 16Kbit, thời gian truy xuất dƣới 10ns và công suất tiêu thụ dƣới 0,1mW/bit và công nghệ NMOS, CMOS, HMOS, MIXMOS, XMOS với dung lƣợng 256Kb, thời gian truy xuất thấp đến 15ns. - SRAM là bộ nhớ nhanh, việc đọc không làm hủy nội dung của ô nhớ và thời gian thâm nhập bằng chu kỳ của bộ nhớ. Bảng 8.2: Bảng thông số của các loại RAM tĩnh. Từ bảng thông số trên cho thấy:  ECL có thời gian truy xuất ngắn nhất  ECL, TTL có dung lƣợng nhỏ hơn CMOS, NMOS  CMOS, NMOS có công suất thấp hơn ECL, TTL. ECL có công suất cao nhất Khoa KT Điện - Điện tử Trang 173 Giáo trình Vi mạch số Năm 2012  Các IC RAM thƣờng đƣợc dùng làm bộ nhớ trong máy tính. Chip nhớ giao diện với CPU phải đủ nhanh mới đáp ứng đƣợc các lệnh đọc và ghi của CPU. Không phải tất cả các loại RAM đều có đặc điểm thời gian nhƣ nhau. Thời gian cho một chu kỳ đọc Hình 8.11: Sơ đồ thời gian chu kỳ đọc - Chu kỳ đọc bắt đầu tại thời điểm t0. Trƣớc thời điểm này, đầu vào địa chỉ có thể là địa chỉ nào có sẵn trên bus địa chỉ từ hoạt động ngay trƣớc đó. Vì đầu vào của RAM không tích cực nên nó sẽ không đáp ứng địa chỉ cũ. Tại thời điểm t0 CPU cung cấp địa chỉ mới cho đầu vào của RAM, đây chính là địa chỉ của vị trí nhớ cần đọc. Sau thời gian ổn định tín hiệu địa chỉ, đƣờng đƣợc kích hoạt. RAM đáp ứng bằng cách thay đặt dữ liệu từ vị trí nhớ có địa chỉ xác định vào đƣờng ra dữ liệu tại thời điểm t1. Với tACC là thời gian truy cập của RAM, tCO là thời gian cần thiết để đầu vào của RAM đi từ mức Hi-Z đến mức dữ liệu hợp lệ một khi tích cực. - Tại thời điểm t2, trở về mức cao, và đầu ra của RAM trở về trạng thái Hi-Z sau khoảng thời gian tOD. Vậy dữ liệu của RAM sẽ ở trên bus dữ liệu trong khoảng thời gian từ t1 đến t3. - Thời gian của một chu kỳ hoàn chỉnh là tRC, kéo dài từ t0 đến t4 Khoa KT Điện - Điện tử Trang 174 Giáo trình Vi mạch số Năm 2012 Thời gian cho một chu kỳ ghi Hình 8.12 Sơ đồ thời gian chu kỳ ghi của SRAM - Hoạt động của tín hiệu cho một chu kỳ ghi bắt đầu khi CPU cung cấp địa chỉ mới cho RAM tại thời điểm t1. CPU đƣa R/ xuống thấp sau khi chờ qua khoảng thời gian tAS, thời gian thiết lập địa chỉ, cho phép bộ giải mã địa chỉ của RAM có đủ thời gian để đáp ứng địa chỉ mới và bị giữ ở mức thấp trong khoảng thời gian tW gọi là thời gian ghi. tDS gọi là thời gian thiết lập dữ liệu còn tDH gọi là thời gian duy trì dữ liệu. - Trong thời gian ghi, tại thời điểm t1, CPU cung cấp dữ liệu hợp lệ cho bus dữ liệu để ghi vào RAM. Dữ liệu này phải đƣợc duy trì tại đầu vào của RAM ít nhất một khoảng thời gian tDH sau khi và không còn tích cực tại thời điểm t2. Tƣơng tự, đầu vào địa chỉ phải tiếp tục ổn định trong khoảng thời gian duy trì địa chỉ, tức sau thời điểm t2. Nếu không thỏa bất kỳ điều kiện nào về thời gian thiết lập và thời gian duy trì thì hoạt động ghi xảy ra sẽ không đáng tin cậy. - Thời gian của một chu kỳ ghi hoàn chỉnh tWC kéo dài từ t0 đến t4 khi CPU đổi sang địa chỉ mới cho chu kỳ đọc/ghi tiếp theo. Khoa KT Điện - Điện tử Trang 175 Giáo trình Vi mạch số Năm 2012 3.5 Dồn kênh địa chỉ - Address Multiplexing (ghép địa chỉ) Hiện nay các nhà sản xuất đã sản xuất ra nhiều loại DRAM với dung lƣợng khá lớn. Với các loại DRAM có dung lƣợng lớn thì đòi hỏi phải có nhiều chân vào địa chỉ nếu yêu cầu một chân riêng biệt. Hình 8.13 trình bày bộ nhớ có dung lƣợng từ 16K có 14 đƣờng địa chỉ bus từ CPU đến bộ nhớ Hình 8.13 Kết nối CPU - RAM Để khắc phục yếu điểm này các nhà sản xuất đã sử dụng phƣơng pháp ghép kênh địa chỉ. Bằng cách này mỗi chân vào địa chỉ có thể dung nạp hai bit địa chỉ khác nhau, tiết kiệm đƣợc số chân giúp giảm đáng kể kích cở của vỏ IC. Hình 8.14 minh họa địa chỉ CPU dùng mạch Multiplex để đƣa địa chỉ từ CPU tới DRAM. Khoa KT Điện - Điện tử Trang 176 Giáo trình Vi mạch số Năm 2012 Hinh 8.14: Bộ dồn kênh từ CPU vào DRAM Ta thấy chỉ có 7 đƣờng địa chỉ ngõ vào đến DRAM, nghĩa là 14 đƣờng địa chỉ từ bus địa chỉ CPU đƣợc đƣa vào mạch Multiplexer sẽ truyền 7 bit địa chỉ tại thời điểm nào đó tới ngõ vào địa chỉ ô nhớ. Khi MUX = 0 thì truyền A0 – A6 đến DRAM, khi MUX = 1 thì truyền A7 – A13 đến DRAM. Giản đồ thời gian của tín hiệu MUX Thời gian của tín hiệu MUX phải đồng bộ với tín hiệu và . MUX phải ở mức thấp khi bị kích xuống mức thấp, sao cho các đƣờng địa chỉ A7 – A13 từ CPU sẽ đến đƣợc đầu vào địa chỉ DRAM. Tƣơng tự MUX phải ở mức cao khi bị kích xuống thấp, sao cho A0 - A6 từ CPU sẽ có mặt tại đầu vào của DRAM. Hình 8.15: Giản đồ thời gian quá trình dồn kênh Khoa KT Điện - Điện tử Trang 177 Giáo trình Vi mạch số Năm 2012 Cấu trúc của một DRAM 16Kx1 sau khi đã dùng MUX Hình 8. Cấu trúc DRAM 16Kx1 3.6 Biểu hiện khi hỏng RAM Khi RAM hỏng thƣờng có biểu hiện là: Bật máy tính có 3 tiếng bíp dài, không lên màn hình. Lƣu ý : Lỗi Card Video cũng có các tiếng bíp nhƣng thông thƣờng là một tiếng bíp dài ba tiếng bíp ngắn. Nguyên nhân : RAM bị hỏng RAM cắm vào Mainboard tiếp xúc không tốt Khoa KT Điện - Điện tử Trang 178 Giáo trình Vi mạch số Năm 2012 RAM không đƣợc Mainboard hỗ trợ về tốc độ Bus Kiểm tra RAM Tháo RAM ra ngoài , vệ sinh chân sạch sẽ bằng xăng sau đó lắp lại Thay thử một thanh RAM mới ( lƣu ý phải thanh RAM có Bus đƣợc Main hỗ trợ ) Trƣờng hợp sau khi thay RAM mà vẫn còn tiếng kêu nhƣng tiếng kêu khác đi thì ta cần kiểm tra Card Video hoặc thay thử Card Video khác . 4. Các loại bộ nhớ khác. Bộ nhớ ngoài đƣợc hiểu là bộ nhớ máy tính gắn bên ngoài thùng máy, có thể dùng để mang đi lại đƣợc, bao gồm:  Bộ nhớ từ: đĩa cứng, Đĩa mềm,...  Bộ nhớ quang: CD, DVD,...  Bộ nhớ bán dẫn: flash disk, thẻ nhớ... Khoa KT Điện - Điện tử Trang 179 Giáo trình Vi mạch số Năm 2012  Các loại bộ nhớ dựa trên công nghệ FlashROM: Kết hợp với chuẩn giao tiếp máy tính USB (Universal Serial Bus) tạo ra các bộ nhớ máy tính di động thuận tiện và đa năng nhƣ: Các thiết bị giao tiếp USB lƣu trữ dữ liệu, thiết bị giao tiếp USB chơi nhạc số, chơi video số; khóa bảo mật qua giao tiếp USB; thẻ nhớ... Dung lƣợng thiết bị lƣu trữ FlashROM đã lên tới 32GB (Samsung công bố năm 2005), trong tƣơng lai, có thể FlashROM sẽ dần thay thế các ổ đĩa cứng, các loại đĩa CD, DVD... Khoa KT Điện - Điện tử Trang 180 Giáo trình Vi mạch số Năm 2012 BÀI TẬP CHƢƠNG 8 Câu 1: Cho một bộ nhớ có dung lƣợng 4Kx8. Cần bao nhiêu đƣờng dữ liệu ngõ vào và ngõ ra. Cần bao nhiêu đƣờng địa chỉ. Tính tổng số byte có trong bộ nhớ. Câu 2: Cho biết ƣu, khuyết điểm của EPROM và cách khắc phục nhƣợc điểm đó. Câu 3: Tính dung lƣợng của các RAM sau: Hình 9a,b: Sơ đồ khối bộ nhớ RAM Câu 4: Cho biết đặc điểm của SRAM. Câu 5: Cho biết đặc điểm của DRAM. Câu 6: Từ RAM 6206 thiết kế bộ nhớ có dung lƣợng 4K x 8. Câu 7: Dùng hai RAM 16x4 thành Ram 16x8 ( gợi ý : Mở rộng từ nhớ) Câu 8: ROM và RAM có sự khác biệt nhƣ thế nào? Các chức năng chính của ROM , RAM là gi ?ROM , RAM đƣợc ứng dụng nhiều nhất ở đâu ? Khoa KT Điện - Điện tử Trang 181 Giáo trình Vi mạch số Năm 2012 Chƣơng 9: ỨNG DỤNG BỘ CHUYỂN ĐỔI SỐ - TƢƠNG TỰ; TƢƠNG TỰ - SỐ Trong chƣơng này sẽ giới thiệu về một hệ thống xử lý tín hiệu thƣờng gặp trong các mạch điện tử, đó là việc chuyển đổi một tín hiệu tự nhiên nhƣ nhiệt độ, ánh sáng, âm thanh, độ ẩm gọi chung là tín hiệu tƣơng tự sang tín hiệu số với hai mức tín hiệu cao (High – 1) và thấp (Low – 0) đó là mạch ADC. Đồng thời hệ thống số lại biến đổi tín hiệu số sang các tín hiệu tƣơng tự nhƣ xuất tín hiệu ra màn hình TV, xuất âm thanh ra loa gọi là mạch DAC. Điều quan trọng là hệ thống xử lý tín hiệu là tín hiệu điện trong khi các thông số đầu vào lại là các tín hiệu vật lý nhƣ nhiệt độ, vận tốc nên ta cần có bộ chuyển đổi từ các đại lƣợng vật lý sang tín hiệu điện. Biến đổi đại lƣợng Vật lý ð điện (Transducer) tƣơng tự sang số (ADC) Số sang tƣơng tự (DAC) Hệ thống xử lý số (Digital System) Digital Input Digital output Electrical analog Input Actuator Đại lƣợng vật lý Điều khiển Đại lƣợng vật lý Hình 9.1 : Sơ đồ khối hệ thống xử lý tín hiệu giữa tƣơng tự và số Nội dung chƣơng này sẽ giúp chúng ta xác định các phƣơng pháp biến đổi ADC và DAC cũng nhƣ các thông số kỹ thuật cũng nhƣ các mạch ứng dụng trong thực tế. Trong chƣơng 9 ta sẽ tập trung tìm hiểu hai phần chính sau: 1. Chuyển đổi tƣơng tự – số. 2. Chuyển đổi số – tƣơng tự. Khoa KT Điện - Điện tử Trang 182 Giáo trình Vi mạch số Năm 2012 1. C huyển đổi tƣơng tự – số. 1.1 K hái niệm: ADC (Analog Digital Convertor) là bộ chuyển đổi tín hiệu ngõ vào tƣơng tự có giá trị điện áp (V) hay dòng điện (A) thành chuỗi số nhị phân n bit. Hình 9.1: Sơ đồ khối hệ thống ADC Hoạt động cơ bản của lớp ADC thuộc loại này nhƣ sau: - Xung lệnh START khởi động sự hoạt động của hệ thống. - Xung Clock quyết định bộ điều khiển liên tục chỉnh sửa số nhị phân lƣu trong thanh ghi. - Số nhị phân trong thanh ghi đƣợc DAC chuyển đổi thành mức điện thế tƣơng tự VAX. - Bộ so sánh so sánh VAX với đầu vào trƣơng tự VA. Nếu VAX < VA đầu ra của bộ so sánh lên mức cao. Nếu VAX > VA ít nhất bằng một khoảng VT (điện thế ngƣỡng), đầu ra của bộ so sánh sẽ xuống mức thấp và ngừng tiến trình biến đổi số nhị phân ở thanh ghi. Tại thời điểm này VAX xấp xỉ VA. Giá trị nhị phân ở thanh ghi là đại lƣợng số tƣơng đƣơng VAX và cũng là đại lƣợng số tƣơng đƣơng VA, trong giới hạn độ phân giải và độ chính xác của hệ thống. Khoa KT Điện - Điện tử Trang 183 Giáo trình Vi mạch số Năm 2012 - Logic điều khiển kích hoạt tín hiệu ECO khi chu kỳ chuyển đổi kết thúc. Tiến trình này có thể có nhiều thay dổi đối với một số loại ADC khác, chủ yếu là sự khác nhau ở cách thức bộ điều khiển sửa đổi số nhị phân trong thanh ghi. 1.2 Các thông số kỹ thuật của ADC :  Độ phân giải: Độ phân giải của ADC biểu thị bằng số bit đầu ra của tín hiệu số. Số lƣợng bit càng nhiều thì sai số lƣợng tử càng nhỏ, độ chính xác càng cao.  Dải động, điện trở đầu vào: Mức logic của đầu ra tín hiệu số và khả năng chịu tải (nối vào đầu vào).  Độ chính xác tƣơng đối: Nếu lý tƣởng hóa thì tất cả các điểm chuyển đổi phải nằm trên một đƣờng thẳng. Độ chính xác tƣơng đối là sai số của các điểm chuyển đổi thực tế so với đặc tuyến chuyển đổi lý tƣởng. Ngoài ra còn yêu cầu ADC không bị mất bit trong toàn bộ phạm vi công tác.  Tốc độ chuyển đổi : Tốc độ chuyển đổi đƣợc xác định thời gian bởi thời gian cần thiết hoàn thành một lần chuyển đổi A/D. Thời gian này tính từ khi xuất hiện tín hiệu điều khiển chuyển đổi đến khi tín hiệu số đầu ra đã ổn định.  Hệ số nhiệt độ: Là độ biến thiên tƣơng đối tín hiệu số đầu ra khi nhiệt độ biến đổi 1 0 C trong phạm vi nhiệt độ công tác cho phép với điều kiện mức tƣơng tự đầu vào không đổi.  Tỉ số phụ thuộc công suất : Giả sử điện áp tƣơng tự đầu vào không đổi, nếu nguồn cung cấp cho ADC biến thiên mà ảnh hƣởng đến tín hiệu số đầu ra càng lớn thì tỉ số phụ thuộc nguồn càng lớn. 1.3 Mạch lấy mẫu và giữ (sample and Hold – SH)  Khi nối trực tiếp điện thế tƣơng tự với đầu vào của ADC, nếu điện thế tƣơng tự biến thiên trong quá trình chuyển đổi mạch điện sẽ làm việc sai, mã số ngõ ra không tƣơng ứng với điện áp ngõ vào. Ngƣời ta sử dụng mạch lấy mẫu và giữ để duy trì điện thế tƣơng tự ngõ vào không đổi trong suốt thời gian thực hiện việc chuyển đổi. Khoa KT Điện - Điện tử Trang 184 Giáo trình Vi mạch số Năm 2012 + - A1 Ngõ vào tương tự A2 Ch Đến ngõ vào ADC VA (tl) t1 Hình 9.2: Sơ đồ mạch lấy mẫu và giữ  Hoạt động mạch như sau: - A1 là mạch khuếch đại đệm có trở kháng ngõ vào cao, trở kháng ngõ ra thấp nhằm tạo điều kiện nạp nhanh cho tụ Ch. - Tại thời điểm t1 khi xung lấy mẫu tác động tụ Ch nhanh chóng dạt đến giá trị VA. - Khi xung lấy mẫu chấm dứt tụ Ch duy trì điện áp VA(t1) tại ngõ ra cung cấp cho mạch ADC 1.4 Các loại ADC:  ADC dạng sóng bậc thang : Phiên bản đơn giản nhất của lớp ADC ở hình 9.3 sử dụng bộ đếm nhị phân làm thanh ghi và cho phép xung nhịp đẩy bộ đếm tăng mỗi một bƣớc, cho đến khi VAX > VA. Gọi là ADC sóng bậc thang, vì dạng sóng tại VAX có từng bậc đi lên. Ngƣời ta còn gọi là ADC loại bộ đếm. Khoa KT Điện - Điện tử Trang 185 Giáo trình Vi mạch số Năm 2012 Hình 9.3. DAC sóng bậc thang Hoạt động : Giả sử VA , tức mức điện thế cần chuyển đổi là dƣơng thì tiến trình hoạt động diển ra nhƣ sau: - Xung Khởi Động đƣợc đƣa vào để Reset bộ đếm về 0. Mức cao của xung Khởi Động cấm không cho xung nhịp đi qua cổng AND vào bộ đếm. - Nếu đầu của DAC toàn bit 0 thì đầu ra của DAC sẽ là VAX = 0V. Vì VA>VAX nên đầu ra bộ so sánh ECO sẽ lên mức cao. - Khi xung Khởi Động về thấp thì cổng AND cho phép xung nhịp đi qua cổng này và vào bộ đếm. - Khi giá trị bộ đếm tăng lên thì đầu ra DAC là VAX sẽ tăng mỗi lần mỗi bậc, nhƣ minh họa hình 9.3 - Tiến trình cứ tiếp tục cho đến khi VAX lên đến bậc vƣợt quá VA một khoảng VT. Tại thời điểm này ngõ ra của bộ so sánh EOC về thấp và cấm không cho xung nhịp đi vào bộ đếm nên bộ đếm sẽ ngừng đếm. - Tiến trình chuyển đổi hoàn tất khi tín hiệu EOC chuyển từ trạng thái cao xuống thấp và nội dung của bộ đếm là biểu thị dạng số của điện áp tƣơng tự vào VA. Bộ đếm sẽ duy trì giá trị số cho đến khi nào xung Khởi Động kế tiếp vào bắt đầu tiến trình chuyển đổi mới. Độ phân giải và độ chính xác của mạch ADC dạng sóng bậc thang : Trong ADC dạng sóng bậc thang có nhiều yếu tố ảnh hƣởng đến sai số của quá trình chuyển đổi nhƣ: kích cở bậc thang, tức độ phân giải của DAC. Nếu giảm kích cở bậc thang ta có thể hạn chế bớt sai số nhƣng luôn có khoảng cách chênh lệch giữa đại lƣợng thức tế và và giá trị gán cho nó. Đây gọi là sai số lƣợng tử. Cũng nhƣ trong DAC, độ chính xác không ảnh hƣởng đến độ phân giải nhƣng lại tùy thuộc vào độ chính xác của linh kiện trong mạch nhƣ: bộ so sánh, điện trở chính xác và chuyển mạch dòng của DAC, nguồn điện quy chiếu,Mức sai số = 0.01% giá trị cực đại (đầy thang) cho biết kết quả ra từ ADC có thể sai biệt một khoảng nhƣ thế, do các linh kiện không lý tƣởng. Khoa KT Điện - Điện tử Trang 186 Giáo trình Vi mạch số Năm 2012 Thời gian chuyển đổi : Thời gian chuyển đổi là khoảng thời gian giữa điểm cuối của xung khởi động đến thời điểm kích hoạt đầu ra của EOC . Bộ đếm bắt đầu đếm từ 0 lên cho đến khi VAX vƣợt quá VA , tại thời điểm đó EOC xuống mức thấp để kết thúc tiến trình chuyển đổi. Nhƣ vậy giá trị của thời gian chuyển đổi tC phụ thuộc vào VA . Thời gian chuyển đổi cực đại xảy ra khi VA nằm ngay dƣới bậc thang cao nhất. Sao cho VAX phải tiến lên bậc cuối cùng để kích hoạt EOC. Với bộ chuyển đổi N bit, ta có: tC (max) = (2 N – 1) chu kỳ xung nhịp Đôi khi thời gian chuyển đổi trung bình đƣợc quy định bằng ½ thời gian chuyển đổi cực đại. Với bộ chuyển đổi dạng sóng bậc thang, ta có: 1Nc c 2 2 (max)t )avg(t  Nhược điểm của ADC dạng sóng bậc thang là thời gian chuyển đổi tăng gấp đôi với từng bit thêm vào bộ đếm. Do vậy ADC loại này không thích hợp với những ứng dụng đòi hỏi phải liên tục chuyển đổi một tín hiệu tƣơng tự thay đổi nhanh thành tín hiệu số. Tuy nhiên với các ứng dụng tốc độ chậm thì bản chất tƣơng đối đơn giản của ADC dạng sóng bậc thang là một ƣu điểm so với các loại ADC khác.  ADC nhanh : Bộ chuyển đổi nhanh (flash converter) là ADC tốc độ cao nhất hiện nay có mặt trên thị trƣờng, nhƣng sơ đồ mạch phức tạp hơn các loại khác. Ví dụ một ADC nhanh 6 bit đòi hỏi 63 bộ so sánh tƣơng tự, còn ADC nhanh 8 bit thì con số này lên đến 255; còn 10 bit thì lên đến 1023. Nhƣ vậy số lƣợng bộ so sánh quá lớn đã giới hạn kích cỡ của ADC nhanh. Khoa KT Điện - Điện tử Trang 187 Giáo trình Vi mạch số Năm 2012 Hình 9.4. Cấu trúc bộ ADC nhanh ADC nhanh ở hình 9.4 có độ phân giải 3 bit. Kích thƣớc bậc thang là 1V. Bộ chia điện thế thiết lập mức quy chiếu cho từng bộ so sánh để có đƣợc 7 mức ứng với 1V ( trọng số của LSB ), 2V, 3V, 7V (đầy thang). Đầu vào tƣơng tự VA đƣợc nối đến đầu vào còn lại của từng bộ so sánh. Với VA 1V thì từ một đầu ra trở lên sẽ xuống mức thấp. Đầu ra của bộ so sánh đƣợc đƣa vào bộ mã hoá ƣu tiên tích cực ở mức thấp, đầu ra ứng với đầu ra có số thứ tự cao nhất ở mức thấp của bộ so sánh. Lý luận tƣơng tự ta sẽ có đƣợc bảng giá trị nhƣ bảng 9.1 Bảng 9.1: Bảng giá trị ngỏ ra của bộ so sánh Khoa KT Điện - Điện tử Trang 188 Giáo trình Vi mạch số Năm 2012 ADC nhanh có độ phân giải 1V vì đầu vào tƣơng tự phải thay đổi mỗi lần 1V mới có thể đƣa đầu ra số lên bậc kế tiếp. Muốn có độ phân giải tinh hơn thì phải tăng tổng số mức điện thế vào (nghĩa là sử dụng nhiều điện trở chia thế hơn) và tổng số bộ so sánh. ADC nhanh N bit thì cần 2N – 1 bộ so sánh, 2N điện trở, và logic mã hoá cần thiết. Thời gian chuyển đổi : Bộ chuyển đổi nhanh không cần thiết tín hiệu xung nhịp vì tiến trình này xảy ra liên tục. Khi giá trị đầu vào thay đổi thì đầu ra của bộ so sánh sẽ thay đổi làm cho ngõ ra của bộ mã hóa thay đổi theo. Nhƣ vậy thời gian chuyển đổi là thời gian cần thiết để xuất hiện một đầu ra số mới đáp lại một thay đổi ở VA. Thời gian chuyển đổi chỉ phụ thuộc vào khoảng trể do truyền của bộ so sánh và bộ mã hóa. Vì vậy mà ADC nhanh có thời gian chuyển đổi vô cùng ngắn. 2. Chuyển đổi số sang tƣơng tự (ADC) 2.1 Khái niệm : Bộ biến đổi ADC là tiến trình lấy một giá trị đƣợc biểu diễn dƣới dạng mã số ( digital code ) và chuyển đổi nó thành mức điện thế hoặc dòng điện tỉ lệ với giá trị số. D A C Binnary input Vdd Analog signal output Hình 9.5. Sơ đồ khối bộ DAC 2.2. Các thông số cơ bản : Khoa KT Điện - Điện tử Trang 189 Giáo trình Vi mạch số Năm 2012  Độ phân giải : Độ phân giải (Resolution) của bộ biến đổi DAC đƣợc định nghĩa là thay đổi nhỏ nhất có thể xảy ra ở đầu ra tƣơng tự bởi kết qua của một thay đổi ở đầu vào số. Độ phân giải của DAC phụ thuộc vào số bit, do đó các nhà chế tạo thƣờng ấn định độ phân giải của DAC ở dạng số bit. DAC 10 bit có độ phân giải tinh hơn DAC 8 bit. DAC có càng nhiều bit thì độ phân giải càng tinh hơn. Độ phân giải luôn bằng trọng số của LSB. Còn gọi là kích thƣớc bậc thang (Step size), vì đó là khoảng thay đổi của VOUT khi giá trị của đầu vào số thay đổi từ bƣớc này sang bƣớc khác. Dạng sóng bậc thang (hình 9.6) có 16 mức với 16 thạng thái đầu vào nhƣng chỉ có 15 bậc giữa mức 0 và mức cực đại. Với DAC có N bit thì tổng số mức khác nhau sẽ là 2 N, và tổng số bậc sẽ là 2N-1. Do đó độ phân giải bằng với hệ số tỷ lệ trong mối quan hệ giữa đầu vào và đầu ra của DAC. Hình 9.6. Dạng sóng bậc thang Khi đó : ( Với K là mức điện thế hoặc cƣờng độ dòng điện ở mỗi bậc ) Nhƣ vậy ta có công thức tính độ phân giải nhƣ sau: Đầu ra tƣơng tự = K x Đầu vào số Khoa KT Điện - Điện tử Trang 190 Giáo trình Vi mạch số Năm 2012 12 A K N fs   ( Với Afs đầu ra cực đại (đầy thang), N là số bit ) Nếu tính theo phần trăm ta có công thức nhƣ sau:  Độ chính xác : Có nhiều cách đánh giá độ chính xác. Hai cách thông dụng nhất là sai số toàn thang (full scale error) và sai số tuyến tính (linearity error) thƣờng đƣợc biểu biễn ở dạng phần trăm đầu ra cực đại (đầy thang) của bộ chuyển đổi. Sai số toàn thang là khoảng lệch tối đa ở đầu ra DAC so với giá trị dự kiến (lý tƣởng), đƣợc biểu diễn ở dạng phần trăm. Sai số tuyến tính là khoảng lệch tối đa ở kích thƣớc bậc thang so với kích thƣớc bậc thang lý tƣởng. Điều quan trọng của một DAC là độ chính xác và độ phân giải phải tƣơng thích với nhau.  Sai số lệch : Theo lý tƣởng thì đầu ra của DAC sẽ là 0V khi tất cả đầu vào nhị phân toàn là bit 0. Tuy nhiên trên thực tế thì mức điện thế ra cho trƣờng hợp này sẽ rất nhỏ, gọi là sai số lệch ( offset error). Sai số này nếu không điều chỉnh thì sẽ đƣợc cộng vào đầu ra DAC dự kiến trong tất cả các trƣờng hợp. Nhiều DAC có tính năng điều chỉnh sai số lệch ở bên ngoài, sẽ cho phép chúng ta triệt tiêu độ lệch này bằng cách áp mọi bit 0 ở đầu vào DAC và theo dõi đầu ra. Khi đó ta điều chỉnh chiết áp điều chỉnh độ lệch cho đến khi nào đầu ra bằng 0V. Thời gian ổn định : Thời gian ổn định (Setting time) là thời gian cần thiết để đầu ra DAC đi từ zero đến bậc thang cao nhất khi đầu vào nhị phân biến thiên từ chuỗi bit toàn 0 đến chuỗi bit Khoa KT Điện - Điện tử Trang 191 Giáo trình Vi mạch số Năm 2012 toàn là 1. Thực tế thời gian ổn định là thời gian để đầu vào DAC ổn định trong phạm vi ±1/2 kích thƣớc bậc thang (độ phân giải) của giá trị cuối cùng. Trạng thái đơn điệu : DAC có tính chất đơn điệu ( Monotonic) nếu đầu ra của nó tăng khi đầu vào nhị phân tăng dần từ giá trị này lên giá trị kế tiếp. Nói cách khác là đầu ra bậc thang sẽ không có bậc đi xuống khi đầu vào nhị phân tăng dần từ zero đến đầy thang. Tỉ số phụ thuộc nguồn : DAC chất lƣợng cao yêu cầu sự ảnh hƣởng của biến thiên điện áp nguồn đối với điện áp đầu ra vô cùng nhỏ. Tỉ số phụ thuộc nguồn là tỉ số biến thiên mức điện áp đầu ra với biến thiên điện áp nguồn gây ra nó. Ngoài các thông số trên, chúng ta cần phải quan tâm đên các thông số khác của một DAC khi sử dụng nhƣ: các mức logic cao, thấp, điện trở, điện dung, của đầu vào; dải rộng, điện trở, điện dung của đầu ra; hệ số nhiệt, 2.2 Các loại DAC : 2.2.1 DAC dùng điện trở có trọng số nhị phân (mạng điện trở) : Hình 9.7 là sơ đồ mạch của một mạch DAC 4 bit dùng điện trở và bộ khuếch đại đảo. Bốn đầu vào A, B, C, D có giá trị giả định lần lƣợt là 0V và 5V. 1k 2k 4k 8k MSB LSB Rf=1k +Vcc - Vcc - + op Amp D C B A Hình 9.7 DAC dùng điện trở có trọng số nhị phân & bộ khuếch đại cộng Bộ khuếch đại thuật toán (Operational Amplifier – Op Amp) đƣợc dùng làm bộ cộng đảo cho tổng trọng số của bốn mức điện thế vào. Ta thấy các điện trở đầu vào giảm dần 1/2 lần điện trở trƣớc nó. Nghĩa là đầu vào D (MSB) có RIN = 1k, vì vậy bộ khuếch Khoa KT Điện - Điện tử Trang 192 Giáo trình Vi mạch số Năm 2012 đại cộng chuyển ngay mức điện thế tại D đi mà không làm suy giảm (vì Rf = 1k). Đầu vào C có R = 2k, suy giảm đi 1/2, tƣơng tự đầu vào B suy giảm 1/4, đầu vào A giảm 1/8. Do đó đầu ra bộ khuếch đại đƣợc tính bởi biểu thức:        ABCDOUT V 8 1 V 4 1 V 2 1 VV ( dấu âm (-) biểu thị bộ khuếch đại cộng ở đây là khuếch đại cộng đảo) Nhƣ vậy ngõ ra của bộ khuếch đại cộng là mức điện thế tƣơng tự, biểu thị tổng trọng số của các đầu vào. Dựa vào biểu thức trên ta tính đƣợc các mức điện áp ra tƣơng ứng với các tổ hợp của các ngõ vào (bảng 9.2). ĐẦU VÀO NGÕ RA D C B A VOUT (v) 0 0 0 0 0 0 0 0 0 0 1 1 0 1 0 1 0 -0.625 (LSB) -1.250 -1.875 0 0 0 0 1 1 1 1 0 0 1 1 0 1 0 1 -2.500 -3.125 -3.750 -4.375 1 1 1 1 0 0 0 0 0 0 1 1 0 1 0 1 -5.000 -5.625 -6.625 -6.875 1 1 1 1 1 1 1 1 0 0 1 1 0 1 0 1 -7.500 -8.125 -8.750 -9.375(MSB) Bảng 9.2 Bảng quy đổi áp ra tƣơng tự với ngỏ vào số Độ phân giải của mạch DAC hình 9.7 bằng với trọng số của LSB, nghĩa là bằng 0,125x 5V = 0.625V. Nhìn vào bảng 9.2 ta thấy đầu ra tƣơng tự tăng 0.625V khi số nhị phân ở đầu vào tăng lên một bậc. Khoa KT Điện - Điện tử Trang 193 Giáo trình Vi mạch số Năm 2012 Hình 9.8: Sơ đồ tổng quát mạch DAC mạng điện trở Trong đó A,B, C, D là các khóa có thể là khóa cơ khí hoặc khóa điện tử nhƣ dùng BJT hay FET, khi đó điện áp ngỏ ra đƣợc tính: A) 2.2.2 DAC R/2R ladder ( DAC kiểu bậc thang): Mạch DAC ta vừa khảo sát sử dụng điện trở có trọng số nhị phân tạo trọng số thích hợp cho từng bit vào. Tuy nhiên có nhiều hạn chế trong thực tế. Hạn chế lớn nhất đó là khoảng cách chênh lệch đáng kể ở giá trị điện trở giữa LSB và MSB, nhất là trong các DAC có độ phân giải cao (nhiều bit). Ví dụ nếu điện trở MSB = 1k trong DAC 12 bit, thì điện trở LSB sẽ có giá trị trên 2M. Điều này rất khó cho việc chế tạo các IC có độ biến thiên rộng về điện trở để có thể duy trì tỷ lệ chính xác. Để khắc phục đƣợc nhƣợc điểm này, ngƣời ta đã tìm ra một mạch DAC đáp ứng đƣợc yêu cầu đó là mạch DAC mạng R/2R ladder hay còn gọi là mạng bậc thang. Các giá trị điện trở trong mạng kiểu bậc thang chỉ có 2 giá trị là R và 2R (nghĩa là giá trị điện trở này gấp đôi điện trở kia). Xét sơ đồ đồ mạng R/2R ladder, các điện trở 2R đƣợc nối với Vvào , khi khóa đóng (mức logic 1) và nối đất khi khóa ngắt (logic 0) Với các bit b0, b1, b2, b3 tƣơng ứng với các giá trị A, B, C, D Khoa KT Điện - Điện tử Trang 194 Giáo trình Vi mạch số Năm 2012 Hình 9.9: DAC R\2R ladder cơ bản Từ hình 9.9 ta thấy đƣợc cách sắp xếp các điện trở chỉ có hai giá trị đƣợc sử dụng là R và 2R. Dòng IOUT phụ thuộc vào vị trí của 4 chuyển mạch, đầu vào nhị phân B0 B1 B2 B3 chi phối trạng thái của các chuyển mạch này. Dòng ra IOUT đƣợc phép chạy qua bộ biến đổi dòng thành điện (Op-Amp) để biến dòng thành điện thế ra VOUT . Điện thế ngõ ra VOUT đƣợc tính theo công thức: A) Với B là giá trị đầu vào nhị phân, biến thiên từ 0000 (0) đến 1111 (15) Cho RF = 2R và lần lƣợt cho b3 = 1 = D các bit khác = 0, ta đƣợc: v0 = -8(VIN /2 4 ) Cho b2 = 1= C các bit khác = 0, ta đƣợc: v0 = -4(VIN /2 4 ) ; b1 = 1= B các bit khác = 0, ta đƣợc: v0 = -2(VIN /2 4 ) ; b0 = 1= A các bit khác = 0, ta đƣợc: v0 = -(VIN /2 4 ) Biểu thức xác định điện áp ngỏ ra khi RF = 2R đƣợc viết gọn lại B 8 V V REFOUT    Trong đó B là tổ hợpc các bit (b3b2b1b0) Khoa KT Điện - Điện tử Trang 195 Giáo trình Vi mạch số Năm 2012 2.2.3 DAC với đầu ra dòng : Trong các thiết bị kỹ thuật số đôi lúc cũng đòi hỏi quá trình điều khiển bằng dòng điện. Do đó ngƣời ta đã tạo ra các DAC với ngõ ra dòng để đáp ứng yêu cầu đó. Hình 1.5 là một DAC với ngõ ra dòng tƣơng tự tỷ lệ với đầu vào nhị phân. Mạch DAC này 4 bit, có 4 đƣờng dẫn dòng song song mỗi đƣờng có một chuyển mạch điều khiển. Trạng thái của mỗi chuyển mạch bị chi phối bởi mức logic đầu vào nhị phân. Hình 9.10: DAC đầu ra dòng cơ bản Dòng chảy qua mỗi đƣờng là do mức điện thế quy chiếu VREF và giá trị điện trở trong đƣờng dẫn quyết định. Giá trị điện trở có trọng số theo cơ số 2, nên cƣờng độ dòng điện cũng có trọng số theo hệ số 2 và tổng cƣờng độ dòng điện ra IOUT sẽ là tổng các dòng của các nhánh. ; với DAC với đầu dòng ra có thể chuyển thành DAC có đầu ra điện thế bằng cách dùng bộ khuếch đại thuật toán (Op-Amp) nhƣ hình 9.10. Khoa KT Điện - Điện tử Trang 196 Giáo trình Vi mạch số Năm 2012 + - OUT V out 0I out Rf Hình 9.11: DAC - mạch đổi dòng thành áp Ở hình 9.11 ta có IOUT ra từ DAC phải nối đến đầu vào “ – ” của bộ khuếch đại thuật toán. Hồi tiếp âm của bộ khuếch đại thuật toán buộc dòng IOUT phải chạy qua RF và tạo điện áp ngõ ra VOUT và đƣợc tính theo công thức: FOUTOUT RIV  Do đó VOUT sẽ là mức điện thế tƣơng tự, tỷ lệ với đầu vào nhị phân của DAC. 2.2.4 DAC điện trở hình T: Hình 9.12 là sơ đồ DAC điện trở hình T 4 bit. Trong sơ đồ có hai loại điện trở là R và 2R đƣợc mắc thành 4 cực hình T nối dây chuyền. Các S3 , S2 , S1 , S0 là các chuyển mạch điện tử. Mạch DAC này dùng bộ khuếch đại thuật toán (Op-Amp) khuếch đại đảo. VREF là điện áp chuẩn làm tham khảo. B3 , B2 , B1 , B0 là mã nhị phân 4 bit. VOUT là điện áp tƣơng tự ngõ ra. Ta thấy các chuyển mạch chịu sự điểu khiển của số nhị phân tƣơng ứng với các công tắc: khi Bi = 1 thì công tắc Si đóng vào VREF , khi Bi = 0 thì Si nối đất. Khoa KT Điện - Điện tử Trang 197 Giáo trình Vi mạch số Năm 2012 + V REF 3R - + V out 2R 2R 2R 2R 2R2R R R R B3 B2 B1 B0 LSB MSB Hình 9.12: DAC điện trở hình T Chúng ta chỉ cần cho lần lƣợt các bit Bi bằng logic 1 và 0 ta sẽ tính đƣợc VOUT sau đó dùng nguyên xếp chồng ta sẽ tính đƣợc điện áp ra: )2.B2.B2.B2.B( 2 V V 00 1 1 2 2 3 34 REF OUT  Biên độ điện áp tƣơng tự đầu ra tỉ lệ thuận với giá trị tín hiệu số đầu vào. Chúng ta có thể thấy rằng đối với DAC điện trở hình T N bit thì điện áp tƣơng tự đầu ra VOUT sẽ là: )2.B2.B...2.B2.B( 2 V V 00 1 1 2N 2N 1N 1NN REF OUT      (-) Sai Số Chuyển Đổi Đối với mạch DAC điện trở hình T thì sai số chuyển đổi do các nguyên nhân sau: - Sai lệch điện áp chuẩn tham chiếu VREF .Từ công thức (-) ta có thể tính sai số chuyển đổi DA do riêng sai số lệch điện áp chuẩn tham chiếu VREF gây ra REF 0 0 1 1 2N 2N 1N 1NNOUT V).2.B2.B...2.B2.B( 2 1 V      Khoa KT Điện - Điện tử Trang 198 Giáo trình Vi mạch số Năm 2012 - Sự trôi điểm 0 của khuếch đại thuật toán. Sự trôi điểm 0 của bộ khuếch đại thuật toán ảnh hƣởng nhƣ nhau đối với mọi giá trị tín hiệu số đƣợc biến đổi. Sai số DVOUT do trôi điểm 0 không phụ thuộc giá trị tín hiệu số. - Điện áp rơi trên điện trở tiếp xúc của tiếp điểm chuyển mạch. Các chuyển mạch không phải là lý tƣởng, thực tế điện áp rơi khi nối thông của mạch điện chuyển mạch không thể tuyệt đối bằng 0. Vậy điện áp rơi này đóng vai trò tín hiệu sai số đƣa đến đầu vào mạng điện trở hình T. - Sai số của điện trở. Sai số điện trở cũng gây ra sai số phi tuyến. Sai số của các điện trở không nhƣ nhau, tác động gây sai số chuyển đổi DA của những điện trở khác nhau về vị trí là khác nhau. Tốc độ chuyển đổi: DAC điện trở hình T công tác song song (các bit tín hiệu số đầu vào đƣợc đƣa vào song song) nên có tốc độ chuyển đổi cao. Thời gian cần thiết cho một lần chuyển đổi gồm hai gai đoạn: thời gian trể truyền đạt của bit tín hiệu vào xa nhất đến bộ khuếch đại thuật toán và thời gian cần thiết để bộ khuếch đại thuật toán ổn định tín hiệu ra. Khoa KT Điện - Điện tử Trang 199 Giáo trình Vi mạch số Năm 2012 BÀI TẬP CHƢƠNG 9 Câu 1: Trình bày các thông số cơ bản của bộ chuyển đổi DAC Câu 2:Trình bày mạch DAC bậc thang và công thức xác định mức điện áp ngỏ ra Câu 3: Mạch DAC R/2R cơ bản 5 bits với điện áp tham chiếu 3V a. Cho biết độ phân giải b. Tính điện áp đầy thang c. Điện áp ngỏ ra khi ngỏ vào ở trạng thái 11011 Câu 4: Mạch DAC có trọng số 5 bits với điện áp tham chiếu 3V, biết R = 20KΩ = 2RF a. Cho biết độ phân giải b. Tính điện áp đầy thang c. Điện áp ngỏ ra khi ngỏ vào ở trạng thái 11011 Câu 5: Cho biết ứng dụng của mạch DAC trong thực tế Câu 6: Liệt kê các IC DAC và sơ đồ chân cũng nhƣ các thông số của nó. Câu 7: So sánh đặc điểm của bộ ADC và DAC Khoa KT Điện - Điện tử Trang 200 Giáo trình Vi mạch số Năm 2012 TÀI LIỆU THAM KHẢO [1]. Kỹ thuật số tập 1 - tổng hợp và biên dịch VN GUIDE - NXB ĐH Thống kê – Năm 2001. [2]. Kỹ thuật số tập 2 - tổng hợp và biên dịch VN GUIDE - NXB ĐH Thống kê – Năm 2001. [3]. Kỹ thuật số tập 3 - tổng hợp và biên dịch VN GUIDE - NXB ĐH Thống kê – Năm 2001. [4]. Kỹ thuật số tập 4 - tổng hợp và biên dịch VN GUIDE - NXB ĐH Thống kê – Năm 2001. [5]. Sơ đồ chân linh kiện bán dẫn – Dƣơng Minh Trí – NXB Khoa học và Kỹ Thuật – Năm 2002. [6]. Nguyễn Hữu Phƣơng, Mạch số, NXB Thống kê năm 2001. [7]. Nguyễn Tấn Phƣớc, Mạch số tập 1, NXB Trẻ, năm 2006. [8]. K.J. Breeding , Digital Design Fundamentals, Prentice Hall 1989. Trang web alldatasheet.com dientuvietnam.net Khoa KT Điện - Điện tử Trang 201 Giáo trình Vi mạch số Năm 2012 MỤC LỤC LỜI NÓI ĐẦU ..................................................................................................................... 1 Chƣơng I: HỆ THỐNG SỐ VÀ MÃ SỐ ............................................................................. 6 1. Hệ số nhị phân (BINARY SYSTEM) .......................................................................... 7 2. Hệ thống số bát phân (OCTAL SYSTEM) .................................................................. 8 3. Hệ thống số thập phân ( DECIMAL SYSTEM ) ......................................................... 9 4. Hệ thống số thập lục phân (Hexadecimal system) ....................................................... 9 5. Chuyển đổi giữa các hệ đếm ....................................................................................... 10 6. Mã BCD (Binary - Code – Decimal) .......................................................................... 13 7. Mã ASCII.................................................................................................................... 15 BÀI TẬP CHƢƠNG 1. ..................................................................................................... 18 Chƣơng 2 – CỔNG LOGIC VÀ ĐẠI SỐ BOOLE ........................................................... 19 1. Trạng thái logic 1 và 0 ................................................................................................ 20 2. Hàm và cổng logic ...................................................................................................... 21 2.1. Cổng không đảo (BUFFER) ....................................................................................... 21 2.2. Cổng đảo (NOT) ......................................................................................................... 22 2.3. Cổng AND ( và ) ......................................................................................................... 22 2.4. Cổng OR (Hoặc) ......................................................................................................... 24 2.5 Cổng NAND ( Và - đảo ) ............................................................................................ 25 2.6. Cổng Hoặc – Không (NOR) ....................................................................................... 27 2.7 Cổng EXOR ................................................................................................................ 29 2.8 Cổng EXNOR .............................................................................................................. 31 3. Đại số BOOLE ............................................................................................................ 32 3.1 Các tính chất cơ bản: ................................................................................................... 32 3.2 Một số đẳng thức hữu dụng ........................................................................................ 32 Khoa KT Điện - Điện tử Trang 202 Giáo trình Vi mạch số Năm 2012 4. Phƣơng pháp Karnaugh .............................................................................................. 33 4.1. Vai trò bìa Karnaugh trong định lý Boole .................................................................. 33 4.2 .Tính chất ..................................................................................................................... 33 4.3. phƣơng pháp rút gọn bằng bìa Karnaugh ................................................................... 34 5. Áp dụng các định lý BOOLE để rút gọn các biểu thức logic ..................................... 38 BÀI TẬP CHƢƠNG 2 ...................................................................................................... 40 Chƣơng 3: CỔNG LOGIC TTL ........................................................................................ 41 1. Mạch logic TTL. ......................................................................................................... 41 2. Các loại TTL. .............................................................................................................. 47 3. Đặc tính điện của cổng TTL. ...................................................................................... 49 4. Số ngỏ ra. .................................................................................................................... 52 5. TTL Cực Thu Hở Và TTL 3 Trạng Thái. ...................................................................... 53 6. Một Số Loại Đệm Thúc. ................................................................................................ 58 7. Giao tiếp logic với tải DC, AC. .................................................................................. 59 BÀI TẬP CHƢƠNG 3 ...................................................................................................... 61 Chƣơng 4 : CỔNG LOGIC CMOS. .................................................................................. 62 1.Transistor MOSFET ...................................................................................................... 64 2. Các loại IC logic CMOS ................................................................................................ 66 2.1 Loại 4000A, 4000B, 4500. .......................................................................................... 66 2.2 Loại 74C. ..................................................................................................................... 67 2.3 Loại 74HC, 74HCT (High Speed CMOS). ................................................................. 67 3. Đặc tính điện của logic CMOS ................................................................................... 69 3.1 Điện thế cấp điện ......................................................................................................... 69 3.2 Các điện thế logic ở ngõ vào ....................................................................................... 70 3.3 Các điện thế logic ở ngõ ra .......................................................................................... 71 3.4 Dòng điện vào và dòng điện ra .................................................................................... 72 3.5 Số tỏa ra ...................................................................................................................... 72 4. Giao tiếp mạch logic với DC,AC. .............................................................................. 73 4.1 Giao tiếp với tải DC ..................................................................................................... 73 Khoa KT Điện - Điện tử Trang 203 Giáo trình Vi mạch số Năm 2012 4.2 Giao tiếp với tải AC ..................................................................................................... 77 BÀI TẬP CHƢƠNG 4 ...................................................................................................... 79 CHƢƠNG 5:MẠCH TUẦN TỰ FLIP-FLOP,VÀ GHI DỊCH ......................................... 80 1.1 Khái niệm: .................................................................................................................. 81 1.2 Phân loại: .................................................................................................................... 82 1.3 Phƣơng pháp kích: ....................................................................................................... 82 2. FLIP-FLOP R-S ............................................................................................................. 83 2.1 RS-FF không đồng bộ.................................................................................................. 83 2.2 RS - FF đồng bộ........................................................................................................... 85 3.FLIP-FLOP JK ............................................................................................................... 88 3.1 Cấu trúc: ...................................................................................................................... 88 3.2 Kí hiệu và bảng trạng thái: .......................................................................................... 89 3.3 Ứng dụng của JK FF .................................................................................................... 91 3.4 Giới thiệu họ IC FF JK: ............................................................................................... 91 4. FLIP-FLOP T ................................................................................................................ 92 4.1 Cấu trúc: ...................................................................................................................... 92 4.2 Kí hiệu và bảng trạng thái FF-T .................................................................................. 93 4.3 Dạng sóng ngỏ ra Q (giản đồ thời gian) ...................................................................... 93 5.FLIP-FLOP D và mạch ghi: ........................................................................................... 93 5.1 Cấu trúc : ..................................................................................................................... 93 5.2 Dạng sóng tín hiệu Q theo D ( giản đồ thời gian) ....................................................... 94 5.3 Mạch chốt giữ liệu ...................................................................................................... 95 5.4 Giới thiệu họ IC FF-D: ................................................................................................ 95 BÀI TẬP CHƢƠNG 5: ..................................................................................................... 99 CHƢƠNG 6: DAO ĐỘNG VÀ ĐỊNH GIỜ ............................................................... 101 I. Mạch dao động tạo sóng vuông ................................................................................... 102 1. Mạch tạo xung vuông sử dụng cổng NAND. .............................................................. 102 2. Mạch tạo xung vuông sử dụng cổng nảy Schmitt. ..................................................... 104 3. Mạch tạo xung vuông sử dụng cổng NOT. .............................................................. 104 Khoa KT Điện - Điện tử Trang 204 Giáo trình Vi mạch số Năm 2012 4. Mạch dao động chuyển pha. ..................................................................................... 105 5. Mạch dao động dùng tinh thể thạch anh. .................................................................. 107 II. MẠCH ĐƠN ỔN ...................................................................................................... 109 1. Mạch đơn ổn sử dụng cổng NAND. ......................................................................... 110 2. Mạch đơn ổn sử dụng cổng NOR. ............................................................................ 111 BÀI TẬP CHƢƠNG 6 .................................................................................................... 112 CHƢƠNG 7: MẠCH TỔ HỢP MSI ............................................................................... 112 1. Mạch mã hóa. ........................................................................................................... 113 1.1 Mã hóa 8 sang 3 ........................................................................................................ 114 1.2 Mạch mã hóa 10 đƣờng sang 4 đƣờng. .................................................................... 115 1.3 Mã hóa ƣu tiên. ......................................................................................................... 116 2. Mạch giải mã . .......................................................................................................... 118 2.1 Giải mã 2 sang 4 ....................................................................................................... 118 2.2 Giải mã 3 sang 8 ....................................................................................................... 119 2.3 Mạch giải mã BCD sang thập phân. .......................................................................... 121 2.4 Giải mã BCD sang led 7 đoạn ................................................................................... 123 3. Mạch đa hợp/ Chọn dữ liệu. ..................................................................................... 129 3.1 Mạch dồn kênh 4 sang 1 ............................................................................................ 131 3.2 Một số IC dồn kênh hay dùng ................................................................................... 132 4. Mạch giải đa hợp / phân phát dữ liệu /Giải mã ....................................................... 134 4.1 Mạch giải đa hợp. ...................................................................................................... 134 4.2 Mạch phân dữ liệu từ 1 sang 4 .................................................................................. 135 4.3 Mạch giải đa hợp hoạt động nhƣ mạch giải mã ........................................................ 137 5. Ứng dụng của mạch đa hợp, giải đa hợp. ................................................................. 141 5.1 Mở rộng kênh ghép .................................................................................................... 141 5.2 Chuyển đổi song song sang nối tiếp: ......................................................................... 142 5.3 Dùng dồn kênh để thiết kế tổ hợp: ............................................................................ 143 5.4 Dùng mạch tách kênh thiết kế mạch logic................................................................ 144 5.5 Chia sẻ đƣờng truyền ................................................................................................. 145 Khoa KT Điện - Điện tử Trang 205 Giáo trình Vi mạch số Năm 2012 BÀI TẬP CHƢƠNG 7 .................................................................................................... 148 CHƢƠNG 8: BỘ NHỚ ROM VÀ RAM. ....................................................................... 149 1. Khái niệm : ............................................................................................................... 150 1.1 Đặc điểm bộ nhớ : ..................................................................................................... 150 1.2 Các thuật ngữ quan trọng:......................................................................................... 151 1.3 Hoạt động và cấu trúc bộ nhớ ................................................................................... 152 1.4 Giao tiếp với CPU máy tính (Central Processing Unit) ........................................... 154 2. Cấu tạo của ROM. .................................................................................................... 155 2.1 Khái niệm: ................................................................................................................ 155 2.2 Cấu trúc bên trong của ROM .................................................................................... 156 2.3 Thông số của ROM : ................................................................................................ 158 2.4 Các loại ROM đặc trƣng: .......................................................................................... 159 3. Cấu tạo của RAM (Read Access Memory) .............................................................. 164 3.1 Khái niệm : ............................................................................................................... 164 3.2 Cấu trúc và hoạt động của RAM : ............................................................................ 165 3.3 Ý nghĩa và thông số kỹ thuật .................................................................................... 166 3.4 Các loại RAM ........................................................................................................... 167 3.5 Dồn kênh địa chỉ - Address Multiplexing (ghép địa chỉ) .......................................... 175 3.6 Biểu hiện khi hỏng RAM .......................................................................................... 177 4. Các loại bộ nhớ khác. ............................................................................................... 178 BÀI TẬP CHƢƠNG 8 .................................................................................................... 180 Chƣơng 9: ỨNG DỤNG BỘ CHUYỂN ĐỔI SỐ - TƢƠNG TỰ; TƢƠNG TỰ - SỐ.... 181 1. Chuyển đổi tƣơng tự – số. ........................................................................................ 182 1.1 Khái niệm: ................................................................................................................ 182 1.2 Các thông số kỹ thuật của ADC : .............................................................................. 183 1.3 Mạch lấy mẫu và giữ (sample and Hold – SH) ......................................................... 183 1.4 Các loại ADC: .......................................................................................................... 184 2. Chuyển đổi số sang tƣơng tự (ADC) ........................................................................ 188 2.1 Khái niệm : ............................................................................................................... 188 Khoa KT Điện - Điện tử Trang 206 Giáo trình Vi mạch số Năm 2012 2.2. Các thông số cơ bản :................................................................................................ 188 2.2 Các loại DAC : ........................................................................................................ 191 2.2.1 DAC dùng điện trở có trọng số nhị phân (mạng điện trở) : ................................... 191 2.2.2 DAC R/2R ladder ( DAC kiểu bậc thang): ......................................................... 193 2.2.3 DAC với đầu ra dòng : ....................................................................................... 195 2.2.4 DAC điện trở hình T: ......................................................................................... 196 BÀI TẬP CHƢƠNG 9 .................................................................................................... 199 TÀI LIỆU THAM KHẢO ............................................................................................... 200