Giáo trình Lắp ráp mạch xung số - Phần 1

tăng, tranzito Q1 dẫn bão hoà. Mạch được chuyển trang thái Q1 dẫn bão hoà. - Khi chấm dứt xung kích vào cực B của Q2, tụ C1 nạp điện nhanh từ Rc1 qua tiếp giáp BEQ2, làm cho điện áp tại cực BQ2 tăng cao Q2 nhanh chóng chuyển trạng thái từ ngưng dẫn sang trạng thái dẫn bão hoà, còn Q1 chuyển từ trạng thái dẫn sang trạng thái ngưng dẫn trở về trạng thái ban đầu. Dạng sóng tại các chân: Hình 2.8: Dạng sóng ở các chân ra b. Điều kiện làm việc của mạch đơn ổn: * Chế độ phân cực: Đảm bảo sao cho tranzito dẫn phải dẫn bão hòa và trong sơ đồ Hình 2.9 Q2 phải dẫn bão hòa nên: Ic2 = 22 Rc Vcc Rc VcesatVcc   với (VCE sat  0,2v) IB2 = 22 Rb Vcc Rb VbesatVcc   với (Vbe sat  0,7v) IB2 > sat Ic sat Ic  22  thường chọn IB2 = k sat Ic  2 . t Vi t t t VB1 VC1 VC2 VCC VCC -VCC Cxả 0.8v 0.2v 0.2v 27 (k là hệ số bão hòa sâu và k = 2  4 ) * Thời gian phân cách: là khoảng thời gian nhỏ nhất cho phép giữa 2 xung kích mở. Mạch dao động đa hài đơn ổn có thể làm việc được. Nếu các xung kích thích liên tiếp có thời gian quá ngắn sẽ làm cho mạch dao động không làm việc được trong trường hợp này người ta nói mạch bị nghẽn. Nếu gọi: Ti: là thời gian lặp lại xung kích Tx: là thời gian xung Th: là thời gian phục hồi Ta có: Ti > Tx + Th * Các thông số kỹ thuật cơ bản của mạch: - Độ rộng xung là thời gian tạo xung ở ngõ ra mạch có xung kích thích, phụ thuộc chủ yếu vào tụ hồi tiếp và điện trở phân cực Rb2. Ta có công thức sau: tx = 0,69 Rb2.C1 (2.14) - Thời gian hồi phục là thời gian mạch chuyển từ trạng thái xung trở về trạng thái ban đầu, phụ thuộc chủ yếu vào thời gian nạp điện qua tụ. Vì trong thực tế sau khi hết thời gian xung mạch không trở về trạng thái ban đầu ngay do tụ C1 nạp điện qua Rc1 tăng theo công thức  nạp = Rc1.C1 Tụ nạp đầy trong thời gian 5 , nhưng thường chỉ tính Th = 4.Rc1 ( 2.15 ) Độ rộng xung: t= tx + th ( 2.16 ) - Biên độ xung ra: Ở trạng thái ổn định, Q1 ngưng dẫn, Q2 bão hòa nên ta có: Vc1  Vcc Vc2 = Vce sat  0,2 v Vc2 = Vcc 21 2 RbRc Rb  = Vx Như vậy, biên độ xung vuông âm do Q1 tạo ra: V1 =Vcc - 0,2v  Vcc và biên độ xung vuông dương do Q2 tạo ra: 28 V2 =Vx - 0,2v  Vx 2.2.2. Mạch đa hài đơn ổn dùng IC NE555: a. Sơ đồ mạch: ngo vao Vi ngo ra Vo C2 C1 Ci Ri +V Gnd1 Trg2 Out3 Rst4 Ctl5 Thr6 Dis7 Vcc8 555 R1 Hình 2.9a: Mạch điện căn bản Hình 2.9 b: Mạch điện thực tế Hình 2.9 Mạch đa hài đơn ổn dùng vi mạch 555 Nhiệm vụ các chân: Chân1: nối GND. Chân 2: ngõ vào xung kích được phân cực sao cho điện áp tại chân này cao hơn 2/3Vcc Chân 3: ngõ ra xung. Chân 4: chân hồi phục được mắc lên nguồn đặt ở mức cao. 29 Chân 5: điều khiển có thể để trống hoặc gắn với một tụ C2 trị số khoảng vài ngàn đến vài chục ngàn PF để chống nhiễu. Chân 6: giữ mức thềm (mức ngưỡng). Chân 7: xả điện. Hai chân 6 và 7 được nối chung với nhau và nối với nguồn qua R1 kết hợp với tụ C1 xác định thời hằng của xung. Chân 8: nguồn V  được nối với nguồn Vcc b. Nguyên lí hoạt động của mạch (Mạch điện căn bản) Về bản chất thì IC 555 là một bộ mạch kết hợp giữa hai con Opamp, ba điện trở, một transistor, một bộ FlipFlop (FFRS) - Hai OPAMP có tác dụng so sánh điện áp - Transistor để xả điện - Ba điện trở mắc nối tiếp chia điện áp VCC thành 3 phần. Cấu tạo này tạo nên điện áp chuẩn. Điện áp 1/3VCC nối vào chân dương của OP AMP 1 và điện áp 2/3VCC nối vào chân âm của OP AMP 2. Khi điện áp ở chân 2 nhỏ hơn 1/3VCC, chân S = [1] và FF được kích. Khi điện áp ở chân 6 lớn hơn 2/3VCC, chân R của FF = [1] và FF được reset. Ký hiệu 0 là mức thấp (L) bằng 0V, 1 là mức cao (H) gần bằng VCC. FF là loại RS FlipFlop Khi S = [1] thì Q = [1] và = [0] Sau đó khi S = [0] thì Q = [1] và = [0] 30 Khi R = [1] thì = [1] và Q = [0] Tóm lại, khi S = [1] thì Q = [1] và khi R = [1] thì Q = [0] bởi vì = [1], transistor mở dẫn, cực C nối đất. Cho nên điện áp không nạp vào tụ C, điện áp chân 6 không vượt quá V2. Do nối ra của OP AMP 2 ở mức 0, FF không reset. Khi mới đóng mạch tụ C nạp qua Ra, Rb với thời hằng (Ra + Rb).C * Tụ C nạp điện áp từ 0V đến VCC/3 - Lúc này V+1 (V+ của Opamp 1) > V-1. Do đó O1 (ngõ ra của opamp 1) có mức logic 1 (H) - V+2 < V-2 (V-2 = 2VCC/3). Do đó O2 = 0(L) - R = 0, S = 1  ngõ ra = 1 - = 0  transistor hồi tiếp không dẫn * Tụ C tiếp tục nạp điện áp VCC/3  2VCC/3 - Lúc này V + 1 < V – 1. Do đó O1 = 0 - V + 2 < V – 2. Do đó O2 = 0 - R = 0, S = 0  Q, sẽ giữ trạng thái trước đó (Q = 1, = 0) transistor vẫn không dẫn * Tụ C nạp qua ngưỡng 2VCC/3 - Lúc này V + 1 < V – 1. Do đó O1 = 0 - V + 2 > V – 2. Do đó O2 = 1 - R = 1, S = 0  Q =0, = 1 - Q = 0 ngõ ra đảo trạng thái = 0 - = 1 transistor dẫn điện áp trên chân 7 xuống 0V - Tụ C xả qua Rb với thời hằng Rb.C - Điện áp trên tụ giảm xuống do tụ C xả, làm điện áp tụ C nhảy xuống dưới 2VCC/3 * Tụ C tiếp tục xả điện áp 2VCC/3  VCC/3 - Lúc này V + 1 < V – 1. Do đó O1 = 0 - V + 2 < V – 2. Do đó O2 = 0 - R = 0, S = 0  Q, sẽ giữ trạng thái trước đó (Q = 1, = 0) transistor vẫn dẫn 31 * Tụ C xả qua ngưỡng VCC/3 - Lúc này V + 1 > V – 1. Do đó O1 = 1 - R = 0, S = 1  Q =1, = 0 - Q = 1 ngõ ra = 1 - = 0 transistor không dẫn điện áp trên chân 7 không bằng 0V nữa và tụ C lại được nạp điện với điện áp ban đầu là VCC/3 * Quá trình lặp lại, kết quả ngõ ra có tín hiệu dao động dạng song vuông có chu kỳ ổn định. Nhận xét: - Trong quá trình hoạt động bình thường của 555, điện áp trên tụ C chỉ dao động quanh điện áp VCC/3  2VCC/3 - Khi nạp điện, tụ C nạp điện với điện áp ban đầu là VCC/3 và kết thúc ở thời điểm điện áp trên C bằng 2VCC/3. Nạp điện với trời hằng là (Ra + Rb).C - Khi xả điện tụ C xả điện với điện áp ban đầu là 2VCC/3 và kết thúc ở thời điểm điện áp trên C bằng VCC/3. Nạp điện với trời hằng là Rb.C - Thời gian mức 1 ở ngõ ra chính là thời gian nạp điện, mức 0 là xả điện. Dạng sóng ra ở các chân: Hình 2.10 Dạng sóng ra 32 c. Thông số của mạch: Điện áp nạp trên tụ tăng theo hàm só mũ là: VC = VCC(1 - e  xt ) Trong đó CRT . mà: tx =  . Ln3 (Ln3 = 1,1) Vậy: tx = 1,1.RT.C BÀI TẬP 1. Muốn thay đổi tần số của mạch dao động đa hài chúng ta nên thực hiện bằng cách nào ? 2. Muốn thay đổi thời gian ngắt mở, thường gọi là độ rộng xung, cần thực hiện bằng cách nào? 3. Muốn cho một tranzito luôn dẫn trước khi cấp nguồn, cần thực hiện bằng cách nào? 4. Hãy cho biết nguyên nhân vì sao một mạch dao động không thể tạo dao động được, khi điện áp phân cực trên hai tranzito hoàn toàn giống nhau. 5. Trong trường hợp không có tranzito NPN, chỉ có tranzito PNP, có thể xây dựng được mạch đa hào không ổn được không? Nếu có thể xây dựng được mạch dao động đa hào không ổn thì mạch được cấu tạo như thế nào? 6. Từ sơ đồ căn bản hãy xây dựng một mạch dao động đa hài không ổn dùng hai tranzito khác loại. 7. Sưu tầm tài liệu về các mạch dao động để xây dựng một mạch dao động đa hài không ổn dùng cổng logic, điện trở, tụ điện và thạch anh. 33 CÂU HỎI TRẮC NGHIỆM: TT Nội dung câu hỏi a b c d 1 Sơ đồ mạch dao động đa hài đơn ổn dùng tranzitor khác mạch dao động đa hài không ổn dùng tranzitor ở yếu tố sau: a. Các linh kiện trong mạch mắc không đối xứng b. Trị số các linh kiện trong mạch không đối xứng c. Cách cung cấp nguồn d. Tất cả các yếu tố trên □ □ □ □ 2 Xét về mặt nguyên lí có thể xác định được trạng thái dẫn hay không dẫn của tranzitor bằng cách a. Nhìn cách phân cực của mạch b. Đo điện áp phân cực c. Xác định ngõ vào và ra của mạch d. Tất cả các yếu tố trên. □ □ □ □ 3 Thời gian phân cách là a. Thời gian giữa hai xung liên tục tại ngõ ra của mạch b. Thời gian giữa hai xung kích thích vào mạch c. Thời gian xuất hiện xung d. Thời gian tồn tại xung kích thích. □ □ □ □ 4 Độ rộng xung là a. Thời gian xuất hiện xung ở ngõ ra b. Thời gian xung kích thích c. Thời gian hồi phục trạng thái xung d. Thời gian giữa hai xung xuất hiện ở ngõ ra □ □ □ □ 5 Thời gian hồi phục là a. Thời gian từ khi xuất hiện xung đến khi trở về trạng thái ban đầu b. Thời gian tồn tại xung c. Thời gian mạch ở trạng thái ổn định □ □ □ □ 34 d. Thời gian từ trạng thái xung trở về trạng thái ban đầu 6 Mạch đa hài đơn ổn dùng một nguồn có ưu điểm a. Dễ trong thiết kế mạch b. Có công suất tiêu thụ thấp c. Có nguồn cung cấp thấp d. Tất cả đều đúng □ □ □ □ 7 Mạch đa hài đơn ổn có tụ gia tốc có ưu điểm a. Có độ rộng xung nhỏ b. Có biên độ lớn c. Có thời gian chuyển trạng thái nhanh d. Có thời gian hồi phục ngắn □ □ □ □ 8 Sơ đồ mạch điện đa hài không ổn dùng vi mạch 555 khác mạch đa hài đơn ổn dùng vi mạch 555 a. Cách mắc các linh kiện trong mạch b. Trị số các linh kiện trong mạch c. Cách mắc nguồn cung cấp d. Tất cả các yếu tố trên □ □ □ □ 9 Khi qua mạch đảo pha tín hiệu có tính chất a. Pha bị đảo ngược lại b. Cực tính bị đảo ngược lại c. Dạng tín hiệu bị đổi chiều d. Tất cả đều đúng □ □ □ □ 10 Mạch đa hài lưỡng ổn thực chất là mạch a. Hai mạch khuếch đại mắc song song b. Hai mạch đảo pha mắc song song c. Hai mạch khuếch đại mắc chéo nhau d. Hai mạch đảo pha mắc chéo nhau □ □ □ □ 11 Mạch dao động đa hài lưỡng ổn khác tất cả các mạch dao động đa hài khác ở □ □ □ □ 35 a. Hồi tiếp không dùng tụ b. Hồi tiếp dùng điện trở c. Hồi tiếp trực tiếp d. Tất cả đều đúng 12 Để chuyển trạng thái làm việc của mạch được tốt xung tín hiệu ngõ vào cần a. Có biện độ đủ lớn b. Có thời gian đủ lâu c. Có nguồn cung cấp đủ nhỏ d. Tất cả các yếu tố trên □ □ □ □ 13 Để mạch có thể làm việc được liên tục cần có a. Liên tục các xung âm đặt vào mạch b. Liên tục các xung dương đặt vào mạch c. Các xung âm tác dụng thay phiên vào mạch d. Các xung dương tác dụng thay phiên vào mạch □ □ □ □ 36 BÀI 3: KHẢO SÁT CÁC CỔNG LOGIC CƠ BẢN 1. Tổng quan về mạch số và tương tự 1.1. Định nghĩa: + Số và tương tự: Trong khoa học, công nghệ hay cuộc sống đời thường, ta thường xuyên phải tiếp xúc với số lượng Số lượng có thể đo, quản lý, ghi chép, tính toán nhằm giúp cho các xử lý, ước đoán phức tạp hơn Có 2 cách biểu diễn số lượng: - Dạng tương tự (Analog) - Dạng số (Digital) Dạng tương tự:Là dạng biểu diễn với sự biến đổi liên tục của các giá trị (continuous) VD: Nhiệt độ, tốc độ, điện thế của đầu ra micro Dạng số:Là dạng biểu diễn trong đó các giá trị thay đổi từng nấc rời rạc (discrete) VD: Thời gian hiện trên đồng hồ điện tử + Hệ thống số và tương tự: - Hệ thống số (Digital system): Là tổ hợp các thiết bị được thiết kế để xử lý các thông tin logic hoặc các số lượng vật lý dưới dạng số VD: Máy vi tính, máy tính, các thiết bị hình ảnh âm thanh số, hệ thống điện thoại Ứng dụng: lĩnh vực điện tử, cơ khí, từ - Hệ thống tương tự (Analog system): Là hệ thống chứa các thiết bị cho phép xử lý các số lượng vật lý ở dạng tương tự VD: Hệ thống âm-ly, ghi băng từ * Ưu nhược điểmcủa kỹ thuật số so với kỹ thuật tương tự: a. Ưu điểm của kỹ thuật số so với kỹ thuật tương tự: - Do sử dụng chuyển mạch nên nhìn chung thiết bị số dễ thiết kế hơn. - Thông tin được lưu trữ dễ dàng. - Tính chính xác và độ tin cậy cao hơn - Có thể lập trình để điều khiển hệ thống số. 37 - Ít ảnh hưởng bởi nhiễu. - Nhiều mạch số có thể được tích hợp trên một chíp ic. b. Giới hạn của kỹ thuật số: Mặc dù hệ thống số có rất nhiều ưu điểm, nhưng bên cạnh đó vẫn có một số hạn chế. do hầu hết các đại lượng vật lý đều có bản chất là tương tự, nên muốn tận dụng được hệ thống kỹ thuật số thì chúng ta phải thực hiện các bước sau: - Biến đổi đầu vào dạng tương tự thành dạng số (a/d) - Xử lý tín hiệu số. - Biến đổi đầu ra dạng số thành dạng tương tự (d/a). - Tuy nhiên, quá trình trên được coi là quá trình tất yếu đối với hệ thống số. Ở một số hệ thống, để tận dụng cả ưu điểm của kỹ thuật số và kỹ thuật tương tự người ta dùng cả hai hệ thống. trong các hệ thống lai ghép này thì việc quan trọng là phải xác định được phần nào của hệ thống nê sử dụng kỹ thuật số và phần nào nên sử dụng kỹ thuật tương tự. 1.2 Hệ thống số và mã số 1.2.1. Hệ thống số thập phân: Hệ thập phân là hệ thống số rất quen thuộc, gồm 10 số mã như nói trên. Dưới đây là vài ví dụ số thập phân: N = (1998)10 = 1*10 3 + 9*102 + 9*101 + 8*100 = 1*1000 + 9*100 + 9*10+ 8x1 N = (3,14)10 = 3*10 1 + 1*10-1 +4*10-2 = 3*1 + 1*1/10 + 4*1/100 1.2.2. Hệ thống số nhị nhân: Hệ nhị phân gồm hai số mã trong tập hợp S2 = {0, 1} Mỗi số mã trong một số nhị phân được gọi là một bit (viết tắt của binary digit). Số N trong hệ nhị phân: N = (anan-1an-2. . .ai . . .a0 , a-1a-2 . . .a-m)2 (với ai S2) Có giá trị là: N = an. 2 n + an-1.2 n-1 + . . .+ ai.2 i +. . . + a0.2 0 + a-1. 2 -1 + a-2. 2-2+ . . .+ a-m.2-m an là bit có trọng số lớn nhất, được gọi là bit MSB (Most significant bit) và a-m là bit có trọng số nhỏ nhất, gọi là bit LSB (Least significant bit). 38 Thí dụ: N = (1010,1)2 = 1x2 3 + 0x22 + 1x21 + 0x20 + 1x2-1 = (10,5)10 1.2.3. Hệ thống số bát phân: Hệ bát phân gồm tám số trong tập hợp S8 = {0,1, 2, 3, 4, 5, 6, 7}. Số N trong hệ bát phân: N = (anan-1an-2. . .ai . . .a0 , a-1a-2 . . .a-m)8 (với ai  S8) Có giá trị là: N = an 8 n + an-18 n-1 + an-28 n-2 +. . + ai8 i . . .+a08 0 + a-1 8 -1 + a-2 8 -2 +. . .+ a- m8 -m Thí dụ: N = (1307,1)8 = 1x8 3 + 3x82 + 0x81 + 7x80 + 1x8-1 = (711,125)10 1.2.4 Hệ thống số thập lục phân: Hệ thập lục phân được dùng rất thuận tiện để con người giao tiếp với máy tính, hệ này gồm mười sáu số trong tập hợp S16 ={0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F } (A tương đương với 1010 , B =1110 , . . . . . . , F=1510) . Số N trong hệ thập lục phân: N = (anan-1an-2. . .ai . . .a0 , a-1a-2 . . .a-m)16 (với ai S16) Có giá trị là: N = an 16 n + an-116 n-1 + an-216 n-2 +. . + ai16 i . . .+a016 0+ a-1 16 -1 + a-2 16 -2 +. . .+ a-m16 -m Người ta thường dùng chữ H (hay h) sau con số để chỉ số thập lục phân. Thí dụ: N = (20EA,8)H = (20EA,8)16 = 2x16 3 + 0x162 + 14x161 + 10x160 + 8x16-1 = (4330,5)10 1.2.5. Mã BCD: Mã BCD dùng số nhị phân 4 bit có giá trị tương đương thay thế cho từng số hạng trong số thập phân. Dùng 4 bít để diễn tả một chữ số hệ BCD, giá trị nhị phân của 4 bít 39 này không được lớn hơn 9 Thí dụ: Số 62510 có mã BCD là 0110 0010 0101. Mã BCD dùng rất thuận lợi : mạch điện tử đọc các số BCD và hiển thị ra bằng đèn bảy đoạn (led hoặc LCD) hoàn toàn giống như con người đọc và viết ra số thập phân. 1.2.6. Mã Gray: Đặc điểm của mã này là hai số kế tiếp nhau chỉ khác nhau 1 bit. Vì vậy tốc độ đếm của mã Gray trong máy tính nhanh hơn so với mã nhị phân. Mã Gray có thể được suy ra từ mã nhị phân bằng cách bit đứng bên phải bit 1 của mã nhị phân khi chuyển sang mã Gray phải đảo bit. Ví dụ: Mã Gray dư 3: Mã này cũng có đặc điểm như mã Gray và nó được tạo thành từ mã Gray bằng cách lệch đi 3 hàng. 1.2.7. Chuyển đổi giữa các hệ thống số đếm: a. Chuyển đổi từ các hệ thống số đếm khác sang hệ thập phân nếu có con số a trong hệ thống đếm b thì ta có thể chuyển đổi sang hệ thập phân theo công thức sau: mm n n n nB BaBaBaBaBaA          ..........)( 1 1 0 0 2 2 1 1 trong đó: a là một con số, a = an-1 an-2.. a0, a-1 a-2. a-m b là cơ số của hệ đếm; 0  ak  b-1 n là số chữ số trong phần nguyên m là số chữ số trong phần thập phân an-1 là chữ số có ý nghĩa nhất a-m là chữ số ít ý nghĩa nhất kB là trọng số của chữ số ở vị trí k; với k = -m  n-1. Nhị phân 1 0 1 1 1 Gray 1 1 1 0 0 40 ví dụ: 10 210123 2 )25,13(2.12.02.12.02.12.1)01,1101(   101 8 8.48.28.1)4,12(  101 16 16.816.316.1)8,13(  b. Chuyển đổi từ hệ thập phân sang các hệ thống số đếm khác: Với phần nguyên, ta thực hiện chia liên tiếp số thập phân cho cơ số của hệ đếm cho đến khi thương bằng 0 và thực hiện lấy số dư theo thứ tự số dư cuối cùng là chữ số có ý nghĩa nhất và số dư đầu tiên là chữ số ít ý nghĩa nhất. Với phần lẻ sau dấu phẩy, sự chuyển đổi được thực hiện bằng cách nhân liên tiếp cơ số của hệ đếm và giữ lại phần nguyên được sinh ra từ trái qua phải. ví dụ 1: Chuyển (18,25)10 sang hệ nhị phân Phần nguyên thực hiện chia liên tiếp cho 2 cho đến khi thương bằng 0: vậy (18)10 = (10010)2 Với phần lẻ thực hiện nhân liên tiếp cho 2: vậy: (0,25)10 = (0,01)2 Ta có: (18,25)10 = (10010,01)2 (kiểm tra lại kết quả bằng cách chuyển từ hệ nhị phân sang hệ thập phân như đã học ở mục trước). Lưu ý, sự chuyển đổi không phải luôn luôn chính xác, nói chung một lượng gần tương đương có thể được xác định bằng sự kết thúc quá trình nhân tại điểm mong muốn. Ví dụ 2: chuyển đổi (23,15)10 sang hệ bát phân Phần nguyên: Vậy: (23)10 = (27)8 18 2 9 0 2 4 1 2 2 0 2 1 0 2 0 1 0,25 x 2 0,5 0 0,5  2 1,0 1 0,0  2 0,0 23 8 2 7 8 0 2 41 Phần lẻ: Vậy: (0,15)10  (0,114)8 Ta có: (23,15)10  (27,114)8 (kiểm tra lại kết quả bằng cách chuyển từ hệ bát phân sang hệ thập phân như đã học ở mục trước). Tương tự, lấy ví dụ chuyển từ hệ thập phân sang thập lục phân. c. Chuyển đổi từ hệ nhị phân sang hệ bát phân và ngược lại: Với 3 bit nhị phân có thể tạo ra được )82( 3  8 tổ hợp số nhị phân 3 bit khác nhau. như vậy, mỗi ký số bát phân có thể được biễu diễn bằng nhóm mã nhị phân ba bit khác nhau. khi nhập dữ liệu vào máy tính thì ba bit nhị phân có thể được biểu diễn bằng một ký số bát phân là rất thuận tiện. trước khi dữ liệu được xử lý thì nó được tái tạo thành dạng nhị phân bằng các mạch chuyển đổi. Để chuyển từ hệ nhị phân sang hệ bát phân ta thực hiện nhóm số nhị phân thành từng nhóm ba bit và chuyển sang ký số bát phân tương ứng. Đối với phần nguyên thực hiện nhóm từ phải sang trái, đối với phần lẻ thực hiện nhóm từ trái sang phải. nếu nhóm cuối cùng không đủ 3 bit thì thêm bit 0 vào. Ngược lại, chuyển từ bát phân sang nhị phân đổi từng ký số bát phân thành từng nhóm nhị phân 3 bit. Bảng chuyển đổi: số hệ 8 0 1 2 3 4 5 6 7 số hệ 2 000 001 010 011 100 101 110 111 Từ bảng chuyển đổi trên ta có thể đổi bất kỳ số hệ hai nào sang hệ tám hoặc ngược lại. Ví dụ: (001 011 001 010 101,101 010 100)2 = (13125,524)8 (713,26)8 = (111 001 011,010 110)2 0,15 8 1,2 1 0,2  8 1,6 1 0,6  8 4,8 4 0.8 42 d. Chuyển từ hệ nhị phân sang hệ thập lục phân và ngược lại: Có bốn bít nhị phân có thể tạo được ( 42 ) 16 tổ hợp số nhị phân 4 bit khác nhau. mỗi tổ hợp của bốn bit nhị phân có thể biểu diễn bằng một ký số thập lục phân. như vậy, khi nhập dữ liệu vào máy tính thì bốn bit nhị phân được biểu diễn dưới dạng các ký số hexa rất thuận tiện. số hexa được biến đổi thành dạng nhị phân trước khi chúng được xử lý bởi mạch số. Ở đây ta nhóm từng nhóm 4 bit. bảng chuyển đổi: Số hexa 0 1 2 3 4 5 6 7 Số nhị phân 0000 0001 0010 0011 0100 0101 0110 0111 Số hexa 8 9 a b c d e f Số nhị phân 1000 1001 1010 1011 1100 1101 1110 1111 Ví dụ: (0101 0010 0111 1011 1001,1001 1011)2 = (527b9,9b)16 (5ac,9e)16 = (10110101100,1001111)2 e. Chuyển từ hệ bát phân sang hệ thập lục phân và ngược lại Do chuyển đổi qua lại giữa hệ 2 và hệ 8, giữa hệ 2 và hệ 16 rất nhanh chóng nên khi chuyển từ hệ 8 sang hệ 16 hoặc ngược lại ta dùng hệ 2 làm trung gian. Ví dụ: (723)8 = (111010011)2 = (1D3)16 (C4)16 = (11000100)2 = (304)8 1.3.Đại số Boole và định lý Demorgan 1.3.1 Đại số Boole Trong kỹ thuật số thì đại số Boole là công cụ hữu hiệu để đơn giản và biến đổi các cổng logic hay nói cách khác có thể thay thế mạch điện này bằng mạch điện khác để đáp ứng một yêu cầu hay một giải pháp kỹ thuật nào đó. Khác với các đại số khác, các hằng và biến trong đại số Boole chỉ có hai giá trị: 0 và 1 (Giá trị 0 và 1 trong đại số Boole mang ý nghĩa miêu tả các trạng thái hay mứclogic). Trong đại số Boole không có: phân số, số âm, lũy thừa, căn số,. Đại số Boole chỉ có 3 phép tính đó là:  Phép nhân thể hiện qua hàm AND 43  Phép cộng thể hiện qua hàm OR hoặc hàm EX-OR  Phép phủ định thể hiện qua hàm NOT  Các công thức, định luật và định lý cơ bản +. Quan hệ giữa các hằng số: Những quan hệ dưới đây giữa hai hằng số ( 0,1) làm tiền đề của đại số Boole. 01 10 11.1 000 101 01.0 111 00.0         + Quan hệ giữa biến số và hằng số: 0. 1 11 00. 0 1.       xx xx x x xx xx + Luật giao hoán X.Y = Y.X, X + Y = Y+ X + Luật kết hợp X(Y.Z) = (X.Y)Z, X +( X+ Y)+Z + Luật phân phối X.( Y+ Z) = X.Y + X.Z, ( X + Y). ( X + Z) = X + Y.Z + Định lý hấp thu X + X.Y =X X.(X+Y) = X 44  Bảng trạng thái ( bảng sự thật) m A B C f m0 0 0 0 0 m1 0 0 1 0 m2 0 1 0 0 m3 0 1 1 0 m4 1 0 0 0 m5 1 0 1 0 m6 1 1 0 0 m7 1 1 1 1 a. Hàm Bool một biến. Biểu thức: 1 0 11 0. 00. 1. .         AA AA A AAA AA A AA AAA b. Hàm Bool nhiều biến. Biểu thức: 45 1.3.2. Định lý Demorgan Định lý De Morgan cho phép biến đổi qua lại giữa hai phép cộng và nhân nhờ vào phép đảo. Định lý De Morgan được chứng minh bằng cách lập bảng sự thật cho tất cả trường hợp có thể có của các biến A, B, C với các hàm AND, OR và NOT của chúng. yxyx xxyxy   . 2.Tối thiểu hóa hàm logic 2.1. Tối thiểu hóa hàm logic bằng phương pháp đại số (1) (2) (3) AB AB B A AB A A AB A B        Chứng minh các đẳng thức 1, 2, 3 ta có: ( ) .1 (1.1) (1 ) (2.2) ( ).( ) (3.3) AB AB B A A B B A AB A B A A AB A A A B A B                - Qui tắc 1 : Nhờ các đẳng thức trên nhóm các số hạng lại Ví dụ : Rút gọn biểu thức : ( )BC ABC ABCD A B BCD    - Qui tắc 2 : Ta có thể thêm 1 số hạng đã có trong biểu thức logic vào biểu thức mà không làm thay dổi biểu thức. Ví dụ : Rút gọn biểu thức : ABC ABC ABC ABC   thêm ABC vào để được : ( ) ( ) ( )ABC ABC ABC ABC ABC BC     Theo (1) các nhóm trong dấu ngoặc rút gọn thành : BC +AC +AB. Vậy : ABC ABC ABC ABC   = BC + AC +AB - Qui tắc 3 : Rút gọn biểu thức : AB BC AC  . Biểu thức không đổi nếu ta nhân một số hạng trong biểu thức với 1. Ví dụ : (B+ B ) : ( )AB BC AC AB BC AC B B      .Triển khai số hạng cuối cùng của vế phải, ta được : AB BC ABC ABC   , thừa số chung : AB(1+C)+ B C(1+A)= AB+ B C Tóm lại : AB+ B C + AC = AB + B C 46 2.2. Tối thiểu hóa hàm logic dùng bìa Các nô - Bảng karnaugh có dạng hình chữ nhật N biến có 2n ô, mỗi ô tương ứng với một số hạng nhỏ nhất. Ví dụ n = 3 tương ứng với bảng 23 = 8 ô hình 1.32, n= 4 tương ứng bảng 24 = 16 ô hình Hình 1.33 - Giá trị các biến được xếp thứ tự theo mã vòng. Ví dụ sự sắp xếp của AB và CD đều là 00, 01, 11, 10 hình Hình 1.33 Hình 3.1 Hình 3.2 Dùng bảng Karnaugh cho phép rút gọn dễ dàng các hàm logic chứa từ 3 tới 6 biến.  Nguyên tắc: Xét hai tổ hợp biến AB và AB , hai tổ hợp này chỉ khác nhau một bit, ta gọi chúng là hai tổ hợp kề nhau. Ta có: AB + AB = A , biến B đã được đơn giản . Phương pháp của bảng Karnaugh dựa vào việc nhóm các tổ hợp kề nhau trên bảng để đơn giản biến có giá trị khác nhau trong các tổ hợp này. 47  Qui tắc gom nhóm Các tổ hợp biến có trong hàm logic hiện diện trong bảng Karnaugh dưới dạng các số 1 trong các ô, vậy việc gom thành nhóm các tổ hợp kề nhau được thực hiện theo qui tắc sau: - Gom các số 1 kề nhau thành từng nhóm sao cho số nhóm càng ít càng tốt. Điều này có nghĩa là số số hạng trong kết quả sẽ càng ít đi. - Tất cả các số 1 phải được gom thành nhóm và một số 1 có thể ở nhiều nhóm. - Số 1 trong mỗi nhóm càng nhiều càng tốt nhưng phải là bội của 2k (mỗi nhóm có thể có 1, 2, 4, 8 ... số 1). Cứ mỗi nhóm chứa 2k số 1 thì tổ hợp biến tương ứng với nhóm đó giảm đi k số hạng. - Kiểm tra để bảo đảm số nhóm gom được không thừa.  Quy tắc rút gọn dùng biểu đồ K như sau:  Đưa các biến lên biểu đồ K sao cho hai ô kế cận phải khác nhau một biến.  Quan sát các biến chung và biến đối, khi đó chỉ giữ lại biến chung.  Nhóm hai ô kế cận hoặc hai ô đối xứng ta sẽ bỏ được một biến.  Nhóm bốn ô kế cận hoặc bốn ô đối xứng sẽ bỏ được hai biến.  Viết kết quả hàm rút gọn từ các nhóm đã gom được. Chú ý nếu hai ô kế cận theo đường chéo thì không thể rút gọn được.  Vẽ bảng Karnaugh: Biểu đồ K của hàm hai biến, hình 3.3 Hình 3.3 48 Biểu đồ K của hàm ba biến, hình 3.4 Hình 3.4 Biểu đồ K của hàm bốn biến, hình 3.5 hình 3.5 49 Một số ví dụ cho cách gộp và rút gọn như hình 3.6 a,b Hình 3.6 a Hình 3.6 b 50 Ví dụ: Rút gọn biểu đồ K bốn biến có dạng theo hình 3.7 a. Hình 3.7 a Nhóm 2 ô số 1 đầu tiên ta được : ABD Nhóm 2 ô số 1 đầu tiên ta được : BCD Nhóm 2 ô số 1 đầu tiên ta được : BD Ta được kết quả: Y ABCD BCD BD   Ví dụ: ( , , ) ( ).( ).( ).( ).( ) . . . . Y f A B C A B C A B C A B C A B C A B C Y A B C A BC ABC ABC A BC                  Và bảng Karnaugh tương ứng (H 1.38b). Hình 3.7b Ví dụ: Đối với bảng (H 3.8) ta có kết quả như sau: Hình 3.8 51 - Hàm Y là hàm 4 biến A,B,C,D + Nhóm 1 chứa 2 số 1 ( k=1), như vậy nhóm 1 sẽ còn 3 biến . theo hàng 2 số 1 này ở 2 ô ứng với àABv AB , biến A sẽ được đơn giản và theo cột thì 2 ô này ứng với tổ hợp CD , Vì vậy kết quả ứng với nhóm 1 là : B CD + Nhóm 2 chứa 4 số 1 ( 4 = 22, k =2) như vậyb nhóm 2 sẽ còn 2 biến, theo hàng, 4 số 1 này ở 2 ô ứng với tổ hợp àAB v AB , biếnB sẽ đuộc đơn giản và theo cột thì 4 ô này ứng với tổ hợp CD và CD , cho phép đơn giản biến D, Vì vậy kết quả ứng với nhóm 2 là : AC + nhóm 3 chứa 4 số 1( 4 = 22, k =2), như vậy nhóm 2 sẽ còn 2 biến theo hàng, 4 ô số 1 này ở ô ứng với tổ hợp AB , theo cột 4 số 1 này chiếm hết 4 cột nên 2 biến C và D được đơn giản. Vì vậy kết quả ứng với nhóm 3 là: AB Và hàm Y rút gọn là : Y BCD AC AB   Ví dụ 1 : Rút gọn hàm Y = f(A,B,C) = A B .C+ A .B.C+A. B . C +A. B .C+A.B.C Hình 3.9 Kết quả rút gọn là Y = A B +C 52 Ví dụ 2 : Rút gọn hàm Y = f(A,B,C,D) = (0,2,4,5,8,10,12,13) với A=MSB Hình 3.10 Kết quả rút gọn: Y BC BD  Ví dụ 3: Rút gọn hàm S cho bởi bảng trạng thái: N A B C D S 0 0 0 0 0 0 1 0 0 0 1 0 2 0 0 1 0 1 3 0 0 1 1 1 4 0 1 0 0 1 5 0 1 0 1 1 6 0 1 1 0 0 7 0 1 1 1 0 8 1 0 0 0 0 9 1 0 0 1 0 10→15 X ( không xác định) Bảng Karnaugh 53 Hình 3.11  Kết quảrút gọn là : S = B C + B C.  Bài tập 54 55 3.CÁC CỔNG LOGIC CƠ BẢN: 3.1. Cổng AND a. Chức năng: Thực hiện phép toán logic VÀ (AND) Đầu ra chỉ bằng 1 khi tất cả các đầu vào bằng 1 Cổng VÀ 2 đầu vào: b. Ký hiệu: c.. Bảngtrạng thái: d. Biểu thức và dạng tín hiệu + Biểu thức: F = A . B + Dạng tín hiệu: A B F F Hình 3.12: Ký hiệu cổng AND 1 1 1 0 0 1 0 1 0 0 0 0 out B A F Bảng 3.1 56 Hình 3.13 Dạng sóng 3.2. Cổng OR: a. Chức năng: Thực hiện phép toán logic HOẶC (OR) Đầu ra chỉ bằng 0 khi tất cả các đầu vào bằng 0 Cổng HOẶC 2 đầu vào: b. Ký hiệu: c. Bảngtrạng thái: Bảng 3.2 d. Biểu thức và dạng sóng: + Biểu thức: F = A + B + Dạng sóng Hình 1.13: Ký hiệu cổng OR 57 Hình 3.14 Dạng sóng 3.3. Cổng NOT: a. Chức năng: Thực hiện phép toán logic ĐẢO (NOT) Cổng ĐẢO chỉ có 1 đầu vào: b. Ký hiệu: c. Bảng trạng thái : A 0 1 1 0 d. Biểu thức và dạng sóng: + Biểu thức F = A + Dạng sóng: Hình 3.16 Dạng sóng F Hình 3.15: Ký hiệu cổng NOT F Bảng 3.3 58 3.4. Cổng NAND: a. Chức năng: Thực hiện phép ĐẢO của phép toán logic VÀ Đầu ra chỉ bằng 0 khi tất cả các đầu vào bằng 1. Cổng VÀ ĐẢO 2 đầu vào: b. Ký hiệu: c. Bảng trạng thái: A B F 0 0 1 0 1 1 1 0 1 1 1 0 d. Biểu thức và dạng sóng: + Biểu thức: F = A . B + Dạng sóng: Hình 3.18 Dạng sóng F Hình 3.17: Ký hiệu cổng NAND Bảng 3.4 59 3.5. Cổng NOR: a. Chức năng: Thực hiện phép ĐẢO của phép toán logic HOẶC Đầu ra chỉ bằng 1 khi tất cả các đầu vào bằng 0. Cổng HOẶC ĐẢO 2 đầu vào: b.Ký hiệu: Hình 3.19 Ký hiệu cổng NOR c Bảng trạng tháit: A B F 0 0 1 1 0 1 0 1 1 0 0 0 d. Biểu thức và dạng tín hiệu: + Biểu thức: F = BA + Dạng tín hiệu vào ra Hình 3.20 Dạng sóng Bảng3.5 60 3.6.Cổng EX-OR: a. Chức năng: Exclusive-OR Thực hiện biểu thức logic HOẶC CÓ LOẠI TRỪ (phép toán XOR - hay còn là phép cộng module 2). Đầu ra chỉ bằng 0 khi tất cả các đầu vào giống nhau. Cổng XOR 2 đầu vào: b. Ký hiệu: Hình 3.21 Ký hiệu cổng NOR c. Bảng trạng thái: A B F 0 0 0 0 1 1 1 0 1 1 1 0 d. Biểu thức logic và dạng sóng: + Biểu thức logic: + Dạng sóng: Hình 3.22 Dạng sóng Bảng 3.6 B A B A B A F . .     61 3.7. Cổng EX – NOR: a. Chức năng: Exclusive-NOR Thực hiện phép ĐẢO của phép toán XOR. Đầu ra chỉ bằng 1 khi tất cả các đầu vào giống nhau. Cổng XNOR 2 đầu vào: b. Ký hiệu: c. Bảngtrạng thái: Bảng 3.7 d. Biểu thức logic và dạng sóng: + Biểu thức logic BAABBAF  + Dạng sóng tín hiệu vào ra Hình 3.24 Dạng sóng F Hình 3.23: Ký hiệu cổng EX –NOR 62 3.8. Cổng BUFFER Còn gọi là cổng đệm. Tín hiệu số qua cổng BUFFER không đổi trạng thái logic. Cổng BUFFER được dùng với các mục đích sau: - Sửa dạng tín hiệu. - Đưa điện thế của tín hiệu về đúng chuẩn của các mức logic. - Nâng khả năng cấp dòng cho mạch. - Ký hiệu của cổng BUFFER. Hình 3.25: Ký hiệu cổng đệm Tuy cổng đệm không làm thay đổi trạng thái logic của tín hiệu vào cổng nhưng nó giữ vai trò rất quan trọng trong các mạch số. 4. BIỂU THỨC LOGIC VÀ MẠCH ĐIỆN: 4.1 Xây dựng mạch điện theo biểu thức cho trước: Ta dùng ký hiệu logic của mạch điện tử thay thế phép tính logic có trong biểu thức hàm logic thì được sơ đồ logic của hàm. Ví dụ: Cho hàm F = AB + BC + AC. Hãy vẽ sơ đồ logic của hàm Giải: Từ biểu thức ta thay phép toán OR bằng ký hiệu OR và phép toán AND bằng ký hiệu ABD. Như vậy ta được sơ đò logic như hình 1.1.6. Hình 3.26 63 4.2. Xây dựng biểu thức từ sơ đồ cho trước: trên sơ đồ logic, từ đầu vào đến đầu ra, viết biểu thức hàm đầu ra của từng cấp, cuối cùng được biểu thức hàm logic toàn sơ đồ. Ví dụ: cho sơ đồ logic như hình 3.27 hãy viết biểu thức hàm logic của sơ đồ. Hình 3.27 Gải: Từ sơ đồ ta có các biểu thức sau 21212 121 2111211 121132 123 112 21211 xx ) x )(xx x( )( x . x .x . .x . . . )(. xx xxyyy yyyyy yxy yxy xxxxy       5. GIỚI THIỆU IC: Ứng với các cổng logic cơ bản thì ta có thể thấy được hình dạng thực tế của chúng được tíc hợp thành các IC sau: + IC cổng AND 2 đầu vào VI MẠCH 7408/74LS08 Hình 3.28 64 + IC cổng OR 2 đầu vào VI MẠCH 7432/74LS32 Hình 3.29 + IC cổng NOT 1 đầu vào VI MẠCH 7404/74LS04 Hình 3.30 + IC cổng NAND đầu vào VI MẠCH 7400/74LS00 Hình 3.31 14 13 12 11 10 9 8 1 2 3 4 5 6 7 IC 7432/74LS32 1A 1B 1Y 2A 2B 2Y GND VCC 4B 4A 4Y 3B 3A 3Y IC 7404/74LS04 14 13 12 11 10 9 8 1 2 3 4 5 6 7 1A 1Y 2A 2Y 3A 3Y GND VCC 6A 6Y 5A 5Y 4A 4Y 1 2 3 4 5 6 7 14 13 12 11 10 9 8 IC 7400/74LS00 Vcc 4B 4A 4Y 3B 3A 3Y 1A 1B 1Y 2A 2B 2Y GND 65 + IC cổng NOR 2 đầu vào VI MẠCH 7402/74LS02 Hình 3.32 + IC cổng XOR 2 đầu vào VI MẠCH 7486/74LS86 Hình 3.33 + IC cổng XNOR 2 đầu vào VI MẠCH 74726/74LS726 Hình 3.34 14 13 12 11 10 9 8 1 2 3 4 5 6 7 IC 7402/74LS02 Vcc 4Y 4B 4A 3Y 3B 3A 1Y 1A 1B 2Y 2A 2B GND 14 13 12 11 10 9 8 1 2 3 4 5 6 7 +VCC GND IC 7486 14 13 12 11 10 9 8 1 2 3 4 5 6 7 +VCC GND IC 74726 66 BÀI TẬP 1. Đổi các số thập phân dưới đây sang hệ nhị phân và hệ thập lục phân : a/ 12 b/ 24 c/ 192 d/ 2079 e/ 15492 f/ 0,25 g/ 0,375 h/ 0,376 i/ 17,150 j/ 192,1875 2. Đổi sang hệ thập phân và mã BCD các số nhị phân sau đây: a/ 1011 b/ 10110 c/ 101,1 d/ 0,1101 e/ 0,001 f/ 110,01 g/ 1011011 h/ 10101101011 3. Đổi các số thập lục phân dưới đây sang hệ 10 và hệ 8: a/ FF b/ 1A c/ 789 d/ 0,13 e/ ABCD,EF 4. Đổi các số nhị phân dưới đây sang hệ 8 và hệ 16: a/ 111001001,001110001 b/ 10101110001,00011010101 c/ 1010101011001100,1010110010101 d/ 1111011100001,01010111001 5. Mã hóa số thập phân dưới đây dùng mã BCD : a/ 12 b/ 192 c/ 2079 d/15436 e/ 0,375 f/ 17,250 6.chứng minh các đẳng thức sau: C AABBCC AAB 4) B AB B   AA AABAAAAB )3 )2)1 7. hãy tìm hàm đảo của các hàm logic dưới đây (dùng định lý de morgan và các định luật): ABDCCDAc DCCBDBBa   BAFd./ D CBA.F /. ABFb./ BD);)(ACD B A(F /. 8. Chứng minh bằng đại số các biểu thức sau: a/ A.B  A .B  A .B  A. B b/ A.B  A .C  (A  C)(A  B) c/ A.C  B.C  A .C  B.C d/ (A  B)(A  C)(B  C)  (A  B)(A  C) 67 e/ (A  C)(B  C)  (A  C)(B  C) 9. Rút gọn các hàm dưới đây bằng phương pháp đại số (A = MSB) a/ f1 = ABC + A B C + AB C D b/ f2 = (A+BC) + A ( B + C )(AD+C) c/ f3 = (A+B+C)(A+B+C )( A +B+C)( A +B+ C ) d/ f4(A,B,C,D) = (0,3,4,7,8,9,14,15) e/ f5 = A B + AC + BC f/ f6 = (A+ C )(B+C)(A+B) 10. Dùng bảng Karnaugh rút gọn các hàm sau: (A = MSB) a/ F(A,B,C) = F(1,3,4) b/ F(A,B,C) = F(1,3,7) c/ FA,B,C) = F(0,3,4,6,7) d/ F(A,B,C) = F(1,3,4) . Các tổ hợp biến 6,7 cho hàm không xác định e/ F(A,B,C,D) = F(5,7,13,15) f/ F(A,B,C,D) = F(0,4,8,12) g/ F(A,B,C,D) = F(0,2,8,10) h/ F(A,B,C,D) = F(0,2,5,6,9,11,13,14) i/ F(A,B,C,D) = F(0,1,5,9,10,15) j/ F(A,B,C,D) = F (0,5,9,10) với các tổ hợp biến (2,3,8,15) cho hàm không xác định. k/ f(A,B,C,D,E) = F(2,7,9,11,12,13,15,18,22,24,25,27,28,29,31) 68 BÀI 4: KHẢO SÁT MẠCH FLIP- FLOP VÀ THANH GHI Giới thiệu Flip- Flop ( viết tắt là FF) là mạch dao động đa hài hai trạng thái bền, được xây dựng trên cơ sở các cổng logic và hoạt động theo một bảng trạng thái cho trước. Một FF thường có: - Một hoặc hai ngã vào dữ liệu, một ngã vào xung Ck và có thể có các ngã vào với các chức năng khác. - Hai ngã ra, thường được ký hiệu là Q (ngã ra chính) và Q (ngã ra phụ). Người ta thường dùng trạng thái của ngã ra chính để chỉ trạng thái của FF. Nếu hai ngã ra có trạng thái giống nhau ta nói FF ở trạng thái cấm. Flipflop có thể được tạo nên từ mạch chốt (latch). Điểm khác biệt giữa một mạch chốt và một FF là: FF chịu tác động của xung Clock ( xung đồng hồ) còn mạch chốt thì không. Người ta gọi tên các FF khác nhau bằng cách dựa vào tên các ngã vào dữ liệu của chúng. Mục tiêu: - Trình bày được cấu trúc, nguyên tắc hoạt động của các Flip - Flop - Nêu được các ứng dụng của các Flip - Flop trong kỹ thuật - Lắp ráp, sửa chữa, đo kiểm được các các Flip - Flop đúng yêu cầu kỹ thuật - Rèn luyện tính tư duy, tác phong công nghiệp NỘI DUNG 1. Khái niệm Mạch flip flop (FF) là phần tử có khả năng lưu trữ một trong hai trạng thái 0 hoặc 1. FF thường có nhiều đầu vào và 2 đầu ra có tính liên hợp (đầu này là đảo của đầu kia) ký hiệu Q và Q . Ký hiệu của các đầu vào tùy theo từng loại FF cụ thể Các đầu vào điều khiển Hình 4.1 69 Ký hiệu về tính tích cực trong mạch FF: Ký hiệu Tính tích cực Tích cực ở mức + Tích cực ở mức - Tích cực ở sườn + Tích cực ở sườn - 2. FLIP - FLOP S –R: 2.1. FF sử dụng cổng NAND Trigơ RS nói trên thuộc loại tác động cao. Có thể xây dựng trigơ SR có tác động thấp từ 2 cửa NAND a. Cấu trúc Bảng 4.1 b. Nguyên lý: - Dựa vào bảng trạng thái của cổng NAND, ta có: + S =0, R = 1  Q=1. Khi Q=1 hồi tiếp về cổng NAND 2 nên cổng NAND 2 có 2 ngõ vào bằng 1, vậy Q = 0. + S =0, R = 1  Q =1. Khi Q =1 hồi tiếp về cổng NAND 1 nên cổng NAND 1 có 2 ngõ vào bằng 1, vậy Q= 0. + S = R =0 Q = Q =1 đây là trạng thái cấm. + S = R =1, Giả sử trạng thái trước đó có Q =1, Q = 0  hồi tiếp về cổng NAND 1 nên cổng NAND 1 có một ngõ vào bằng 0, vậy Q = 1  FF R-S giữ nguyên trạng thái cũ. Như vậy gọi là FF không đồng bộ bởi vì chỉ cần một trong hai ngõ vào S hay R thay 1 2 Hình 4.2: Sơ đồ mạch và bảng trạng thái cổng NAND 70 đổi thì ngõ ra cũng thay đổi theo. Về mặt kí hiệu, các FF R-S không đồng bộ được kí hiệu như hình 2.2: Hình 4.3 : a. R,S tác động mức b. R,S tác động mức 0 c. Phương trình: Phương trình logic: nnn1n QRSQ  (4.2) 2.2. FF S- R dùng cổng NOR: a. Cấu trúc: Bảng 4.2 b. Nguyên lý: R- Reset: xóa S- Set: thiết đặt - Dựa vào bảng trạng thái của cổng NOR, ta có: Hình 4.4: Flip – Flop S-R dùng cổng NOR 71 + S=0, R= 1  Q = 0. Khi Q=0 hồi tiếp về cổng NOR 2 nên cổng NOR 2 có 2 ngõ vào bằng 0  Q = 1. Vậy Q= 0 và Q = 1. + S=0, R= 1  Q = 0. Khi Q = 0 hồi tiếp về cổng NOR 1 nên cổng NOR 1 có 2 ngõ vào bằng 0  Q= 1. Vậy Q= 1và Q = 0. + Giả sử trạng thái trước đó có S =0, R = 1  Q =0, Q = 1.  Nếu tín hiệu ngõ vào thay đổi thành : S = 0, R = 0 ( R chuyển từ 1→ 0 ) ta có :  S =0 và Q = 0  Q = 1.  R = 0 và Q = 1 Q = 0  FF R-S giữ nguyên trạng thái trước đó. + Giả sử trạng thái trước đó có S = 1, R = 0  Q = 1, Q = 0.  Nếu tín hiệu ngõ vào thay đổi thành : R = 0, S = 0 ( S chuyển từ 1 → 0 ) ta có :  R =0 và Q Q = 0  Q = 1.  S= 0 và Q = 1 Q = 0  FF R-S giữ nguyên trạng thái trước đó. c. Phương trình: Phương trình logic: nnn1n QRSQ  2.2.. FF S-R TÁC ĐỘNG THEO XUNG NHỊP: 2. FF R-S tác động theo xung lệnh - Mục tiêu: Nêu vai trò FF R-S khi có sự thay đổi tín hiệu vào và ra của xung clock . Xét sơ đồ FF R-S đồng bộ với sơ đồ mạch, ký hiệu và bảng trạng thái hoạt động như hình 2.4a,b. Trong đó : Ck là tín hiệu điều khiển đồng bộ hay tín hiệu xung Clock ( tín hiệu xung đồng hồ). 72 Hình 4.5 a: Sơ đồ logic của FF R-S tác động theo xung lệnh Bảng 4.3 Hình 4.5b : Ký hiệu và bảng trạng thái của FF R-S - CK = 0: cổng NAND 3 và 4 khóa không cho dữ liệu đưa vào, vì cổng NAND 3 và 4 đều có ít nhất một ngõ vào CK = 0  S = R =1  Q = Q : FF R-S giữ nguyên trạng thái cũ. - CK =1: cổng NAND 3 và 4 mở. Ngõ ra Q sẽ thay đổi tùy thuộc vào trạng thái của S và R. + S= 0, R = 0  S = 1, R =1Q = Q + S= 0, R = 1  S = 1, R =0Q = 0 + S= 1, R = 0  S = 0, R =1 Q = 1 + S= 1, R = 1  S = 0, R =0 Q = X Trong trường họp này tín hiệu đồng bộ Ck tác động mức 1, nếu tín hiệu Ck tác động mức 0 ta mắc thêm cổng đảo như hình 4.6 73 Hình 4.6 Sơ đồ logic và ký hiệu FF R-S của mức 0  Định nghĩa xung Clock và các tác động của xung Clock Theo trên ta thấy các ngõ ra của FF chỉ thay đổi khi C = 1. Tuy nhiên sự thay đổi ở ngõ vào là liên tục thì không thể xác định trạng thái ngõ ra tại thời điểm bất kỳ. Để tránh điều này này lệnh C được thay bằng các xung điện tuần tự theo thời gian và mỗi khi xuất hiện một xung ngõ ra của các FF thay đổi trạng thái một lần. Các xung điện như vậy gọi là xung nhịp hay xung đồng hồ ký hiệu là CK. Xung Clock thường là một chuỗi xung hình chữ nhật hoặc sóng hình vuông. Xung Clock được phân phối đến tất cả các bộ phận của hệ thống. Và hầu hết ngõ ra của hệ thống chỉ thay đổi trạng thái khi có một xung Clock thực hiện một bước chuyển tiếp. Tùy thuộc vào mức tích cực của tín hiệu đồng bộ Ck , chúng ta có các loại tín hiệu điều khiển như hình 2.6. + Ck điều khiển theo mức 1 + Ck điều khiển theo mức 0 + Ck điều khiển theo sườn lên (sườn trước) + Ck điều khiển theo sườn xuống (sườn sau) Hình 4.7: Các loại tín hiệu điều khiển của Ck 74 3.Flip - Flop JK 3.1 FF sử dụng cổng NAND Là mạch điện có khả năng thiết lập trạng thái 0, trạng thái 1, chuyển đổi trạng thái và duy trì (nhớ) trạng thái căn cứ vào các tín hiệu đầu vào J, K và tín hiệu xung đồng hồ Ck. a. Cấu trúc: Q CLK QJ K Hình 4.8: Sơ đồ cấu trúc của JK b. Nguyên lý: J = 0, K = 1 với Ck là sườn âm thì Qn+1 = 0 J= 1, K = 0, với Ck là sườn âm thì Qn+1 = 1 J = 1,K = 1, với Ck là sườn âm thì Qn+1 = Qn chuyển đổi trạng thái J = 0, K = 0, với Ck là sườn âm thì Qn+1 = Qn giữ nguyên trạng thái.  Hoạt động của Flip – Flop J-K theo dạng sóng tín hiệu như hình 4.9 - Giả sử ban đầu J = K = 0, Q = 1 thì Q0 = 1 Tại cạnh lên thứ nhất của xung CK xuất hiện, J = 0, K = 1 thì FF bị xóa về trạng thái Q = 0. Tại cạnh lên thứ hai của xung CK xuất hiện, J = 1, K = 1 thì FF bị lật trạng thái so với trạng thái trước đó Q = 1. Tại cạnh lên thứ ba của xung CK xuất hiện, J = 0, K = 0 thì FF vẫn giữ nguyên trạng thái trước đó Q =1. Tại cạnh lên thứ tư của xung CK xuất hiện, J = 0, K = 0 đây là điều kiện thiết lập Q = 1, tuy nhiên trước đó Q = 1 nên trạng thái này được giữ nguyên. Tại cạnh lên kế tiếp của xung CK xuất hiện, J = 1, K = 1 thì FF bị lật trạng thái trước đó làm cho Q = 0. 75 Hình 4.9: Dạng tín hiệu c. Phương trình: Qn+1 = J.Qn + K Qn với điều kiện đã xuất hiện sườn âm của xung Ck. d. Bảng trạng thái: Qn J K Qn+1 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0 3.2. Flip - Flop JK Master Slave: a. Cấu trúc: Bảng 4.4: Bảng trạng thái của FF JK 76 Q Q A & & & & & & 1 B C D E F H G I J K C Master Slave & & a) cấu trúc Q CLK QJ K b) ký hiệu Loại FF S-R trước đây vẫn còn có sự ràng buộc giữa r và s, nguyên nhân chính là khi R = S = 1 đầu ra các cổng G, H đều ở mức thấp dẫn đến tình huống không mong muốn là cả Qm và Qm đều ở mức cao = 1. để loại bỏ trường hợp này người ta lấy tín hiệu ở đầu ra đưa trở lại đến các đầu vào của g và H vì Q và Q luôn có trạng thái ngược nhau. b. Nguyên lý hoạt động: Theo như sự trình bày trên đây về sự cải tiến của FF JK ta thấy hoạt động của nó giống như FF S-R master slave, chỉ khác bởi sự tương đương sau của các tín hiệu đầu vào: S = JQn (4.5) R = KQn (4.6) Vậy ta có: Qn+1 = S + RQn = J Qn + KQnQn (4.7) với điều kiện xuất hiện sườn âm của xung clock. và đây cũng là phương trình đặc trưng của FF JK c. Phương trình đặc trưng: Từ công thức 4.6 cho ta thấy FF JK nó phản ánh quan hệ logic giữa Qn+1 với Qn , J,K nhờ Qn và Qn phản hồi về cổng điều khiển G và H mà J và K không còn ràng buộc lẫn nhau. Vì Vậy ta có phương trình đặc trưng cho FF JK Qn+1 = J Qn + K Qn Hình 4.10: Cấu trúc và ký hiệu 77 4.FLIP –FLOP T,D 4.1 FLIP –FLOP T FF – T là mạch điện có chức năng duy trì và chuyển đổi trạng thái tùy thuộc vào tín hiệu đầu vào. Trong điều kiện định thời của Ck. a. Cấu trúc b. Nguyên lý: Khi T=0 FF giữ nguyên trạng thái Khi T=1 FF lật trạng thái (toggle) Như vậy mạch T FF thay đổi trạng thái tuần tự theo mỗi lần xung kích thích. Chú ý: Khi đầu vào T có thời gian tồn tại ở mức logic cao trong một khoảng dài hơn so với thời gian chuyển trạng thái (thời gian trễ) của mạch thì mạch sẽ tiếp tục lật trạng thái tới khi hết thời gian tồn tại ở mức logic cao của T, quá trình đó làm cho việc xác định chính xác mạch đang ở trạng thái nào là không thể, do đó chỉ có thể làm việc ở chế độ đồng bộ (vì thực tế thời gian tồn tại mức logic cao của T luôn lớn hơn rất nhiều thời gian trễ của mạch) c. Phương trình: Từ nguyên lý làm việc của FF – T ta đưa ra được phương trình đặc trưng của T-FF: Qn.+1 = J Qn + K Qn = T Qn + T Qn = TQn d.Bảng trạng thái: T-FF là một trigơ có 2 đầu ra và 1 đầu vào T. T-FF có bảng thái như sau: Qn T Qn+1 0 0 0 0 1 1 1 0 1 1 1 0 J K T Hình 4.11: Cấu trúc và ký hiệu FF - T Bảng 4.5: Bảng trạng thái của FF T 78 4.2. FLIP - FLOP D: Flip – Flop D là mạch điện có chức năng thiết lập trạng thái 0 theo tín hiệu đầu vào D = 0 và thiết lập trạng thái 1 theo tín hiệu đầu vào D = 1 trong điều kiện phải có xung định thời. a. Cấu trúc: E & & Q Q& & C D A B C a) cấu trúc D Q Q C b) ký hiệu b. Nguyên lý hoạt động. Khi C = 0 thì cổng C và E ngắt FF duy trì trạng thái . Nếu C = 1 D = 0 thì đầu ra c ở mức cao, đầu ra E ở mức thấp FF ở trạng thái 0. nếu D = 1 thì đầu ra c ở mức thấp, đầu ra E ở mức cao FF ở trạng thái 1. vậy nếu có xung Cp và D ở mức nào thì FF ở mức đó. Qn+1 =D với đk C = 1 c. Phương trình: Theo như nguyên lý thì FF D trên đã thỏa mãn định nghĩa. Vì vậy ta có phương trình đặc trưng sau: Qn+1 =D (4.9) d.Bảng trạng thái. Bảng 4.6 D C Qn+1 L H L H H H X L Qn Hình 4.11: Cấu trúc và kí hiêu FF - D 79 BÀI TẬP 1. Viết bảng chân lý của các Flip –Flop JK,D, Tcó hai đầu vào không đồng bộ, chân Pr và CL tác động ở mức thấp 2. Vẽ tín hiệu Q trên các giản đồ thời gian cho ở hìh a, b, c, d. 3. Cho sơ đồ logic dưới đây hãy vẽ dạng song đầu ra theo dạng song đầu vào Cp và Vi đã cho. 80 4. Xét sơ đồ logic dưới đay hãy vẽ dạng song đầu ra tương ứng voíư dạng sóng đầu vào Cp và Vi. 5. Cho các mạch điện như sơ đồ dưới đây và các dạng sóng A, B, C. Hãy viết biểu thức hàm logic và vẽ dạng sóng của các Q1, Q2, Q3 81 5. Thanh ghi 5.1.Thanh ghi vào nối tiếp ra song song dịch phải, hình 3.18 Cấu trúc : Hình 4.12 : Thanh ghi vào nối tiếp ra song song dịch phải  Nguyên tắc hoạt động: Giả sử cho dữ liệu ngõ vào Din = 111101 như hình, ban đầu Q3Q2Q1Q0 = 0000 D0 = 1, D1 = 0, D2 = 0, D3 = 0 tại CK1 Q0 = 1, Q1 = 0, Q2 = 0, Q3 = 0. D0 = 0, D1 = 1, D2 = 0, D3 = 0 tại CK2 Q0 = 0, Q1 = 1, Q2 = 0, Q3 = 0. D0 = 1, D1 = 1, D2 = 1, D3 = 0 tại CK3 Q0 = 1, Q1 = 0, Q2 = 1, Q3 = 0. D0 = 1, D1 = 1, D2 = 0, D3 = 1 tại CK4 Q0 = 1, Q1 = 1, Q2 = 0, Q3 = 1. D0 = 1, D1 = 1, D2 = 1, D3 = 0 tại CK5 Q0 = 1, Q1 = 1, Q2 = 0, Q3 = 1. D0 = 1, D1 = 1, D2 = 1, D3 = 1 tại CK6 Q0 = 1, Q1 = 1, Q2 = 1, Q3 = 1. Dạng sóng tín hiệu hình 4.13: Hình 4.13: Tín hiệu thanh ghi vào nối tiếp ra song song dịch phải 5.2. Thanh ghi vào nối tiếp ra song song dịch trái  Nguyên tắc hoạt động: 82 Giả sử cho dữ liệu ngõ vào Din = 111101 như hình, ban đầu Q3Q2Q1Q0 = 0000 D3 = 1, D2 = 0, D1 = 0, D0 = 0 tại CK1 Q3 = 1, Q2 = 0, Q1 = 0, Q0 = 0. D3 = 0, D2 = 1, D1 = 0, D0 = 0 tại CK1 Q3 = 0, Q2 = 1, Q1 = 0, Q0 = 0. D3 = 1, D2 = 1, D1 = 1, D0 = 0 tại CK1 Q3 = 1, Q2 = 0, Q1 = 1, Q0 = 0. D3 = 1, D2 = 1, D1 = 0, D0 = 1 tại CK1 Q3 = 1, Q2 = 1, Q1 = 0, Q0 = 1. Hình 4.14 : Thanh ghi vào nối tiếp ra song song dịch trái Dạng sóng tín hiệu hình 4.15 Hình 4.15: Tín hiệu thanh ghi vào nối tiếp ra song song dịch trái 5.3. Thanh ghi vào song song ra song song Giả sử dữ liệu vào là D3D2D1D0 = B3B2B1B0. Khi có cạnh xuống của xung Ck xuất hiện thì với D3 = B3 thì Q3 = B3, D2 = B2 thì Q2 = B2, D1 = B1 thì Q1 = B1, D0 = B0 thì Q0 = B0. Thì ngõ ra sẽ là Q3Q2Q1Q0 = B3B2B1B0 như hình 3.22 83 Hình 4.16 : Thanh ghi vào song song ra song song 3. Giới thiệu một số IC đếm và thanh ghi thông dụng - Mục tiêu: Phân biệt sự giống và khác nhau giữa các họ IC, chức năng và ứng dụng của nó vào các mạch điện.  IC đếm, hình 3.23 Hình 4.17 - Giải thích hoạt động của các họ IC: + Nhóm 74LS160/161/162/163 Cả 4 IC đều có cùng kiểu chân và các ngõ vào ra tương tự nhau, có xung ck nhảy ở cạnh xuống do đó trong cấu tạo có thêm mạch đệm sau ngõ đồng bộ, có khả năng nạp song song và preset đồng bộ. - LS160 là IC đếm chia 10 , còn LS161 và LS163 là IC đếm chia 16 - LS160 và LS161 có chân xoá Cl không đồng bộ còn LS162, LS163 có chân xoá Cl đồng bộ 84 + Nhóm 74LS190, 74LS191 74LS190 là mạch đếm chia 10 còn 74LS191 là mạch đếm chia 16. Chúng có kiểu chân ra như nhau và chức năng cũng như nhau - Chân EnG (enable gate) là ngõ vào cho phép tác động ở thấp; chân U/D là ngõ cho phép đếm lên hay xuống (thấp) - Chân RC (ripple clock) xung rợn sẽ xuống thấp khi đếm hết số; được dùng cho việc nối tầng và xác định tần số của xung max/min khi nối tới chân LD (load) của tầng sau. Cách nối tầng như sau : chân RC của tầng trước nối tới chân ck của tầng sau, khi này tuy mỗi mạch là đếm đồng bộ nhưng toàn mạch là đếm bất đồng bộ. Cách khác là chân RC của tầng trước nối tới chân EnG của tầng sau, xung ck dùng đồng bộ tới các tầng. +Nhóm 74LS192, LS193 LS192 là mạch đếm chia 10 còn LS193 là mạch đếm chia 16 Cả 2 loại đều cấu trúc chân như nhau và đều có khả năng đếm lên hay xuống Khi đếm lên xung ck được đưa vào chân CKU còn khi đếm xuống xung ck được đưa vào chân CKD Khi đếm lên hết số chân Carry xuống thấp, khi đếm xuống hết số chân Borrow xuồng thấp. 2 chân này dùng khi cần nối tầng nhiều IC Đặc biệt mạch có thể đặt trước số đếm ban đầu ở các chân ABCD và chân LD xuống thấp để cho phép nạp số ban đầu. + Nhóm 74HC/HCT4518 và 74HC/HCT4520 Đây là 2 IC đếm đồng bộ họ CMOS dùng FF D về hoạt động cũng tương tự như những IC kể trên nhưng vì cấu tạo cơ bản từ các cổng logic CMOS nên tần số hoạt động thấp hơn so với những IC cùng loại bù lại tiêu tán công suất thấp. 4518 là IC đếm chia 10 còn 4520 là IC đếm chia 16. Cấu trúc chân và đặc tính của chúng như nhau. Chân nhận xung ck và chân cho phép E có thể chuyển đổi chức năng cho nhau do đó mạch có thể tác động cạnh xuống hay cạnh lên Mạch cũng cho phép nối tầng nhiều IC khi nối Q3 của tầng trước tới ngõ E của tầng sau. IC thanh ghi 74LS164, hình 4.18 85 Hình 4.18 Chúng ta đã được biết đến các loại FF. Chúng đều có thể lưu trữ (nhớ 1 bit) và chỉ khi có xung đồng bộ thì bit đó mới truyền tới ngõ ra (đảo hay không đảo). Bây giờ nếu ta mắc nhiều FF nối tiếp lại với nhau thì sẽ nhớ được nhiều bit. Các ngõ ra sẽ phần hoạt động theo xung nhịp ck. Có thể lấy ngõ ra ở từng tầng FF (gọi là các ngõ ra song song) hay ở tầng cuối (ngõ ra nối tiếp). Như vậy mạch có thể ghi lại dữ liệu (nhớ) và dịch chuyển nó (truyền) nên mạch được gọi là ghi dịch. Ghi dịch cũng có rất nhiều ứng dụng đặc biệt trong máy tính, như chính cái tên của nó: lưu trữ dữ liệu và dịch chuyển dữ liệu chỉ là ứng dụng nổi bật nhất Sơ đồ mạch điện hình 3.25, các đèn Led sẻ sáng từ Q0 đến Q7 Hình 4.19 86 Sơ đồ thực tế hình 4.20 IC 74164 là một thanh ghi dịch 8 bit vào nối tiếp và song song, làm việc được ở tần số cao Hình 4.20