Giáo trình Lắp ráp mạch kỹ thuật số - Phần 2

hì thông tin được nạp xong, muốn đưa dữ liệu ra ở các lối ra song song ta đặt mức 1 ở lối ‘Điều khiển ra”, lối ra của các cửa AND ở lối ra song song sẽ được xác lập theo trạng thái Q1, Q2, Q3, Q4 của các trigơ trong bộ ghi. Trong cách điều khiển dữ liệu ra song song này thông tin trong bộ ghi vẫn được duy trì. Để điều khiển dữ liệu ra nối tiếp, ta phải tác động một nhóm 4 xung nhịp ở lối vào CLK (điều khiển ghi). Sau 4 xung nhịp tác động 4 bit dữ liệu lần lượt được đưa ra khỏi bộ ghi. Như vậy, quá trình điều khiển ghi nối tiếp 4 bit mới cũng là quá trình đưa 4 bit dữ liệu cũ ra khỏi bộ ghi qua lối ra nối tiếp. 75 2.2. Thanh ghi vào nối tiếp ra song dịch trái: Bộ ghi nối tiếp dịch trái có các lối ra song song và lối ra nối tiếp được trình bày trên hình 3.17. Cấu trúc của bộ ghi này cũng tương tự như bộ ghi dịch phải hình 3.16 nó chỉ khác trật tự sắp xếp các trigơ trong bộ ghi. Trigơ 4 lại là trigơ đầu, trigơ 1 là trigơ cuối. Quá trình điều khiển xoá, điều khiển ghi vào và đưa dữ liệu ra hoàn toàn tương tự như bộ ghi dịch phải hình 3.16. Ví dụ: Ta có một chuỗi dữ liệu D1 D2 D3 D4 được truyền đến lối vào của bộ ghi theo trình tự bit D1 đến trước nhất. Quá trình ghi dịch 4 bit dữ liệu đối với bộ đếm này diễn ra như sau: Xung nhịp Q1 Q2 Q3 Q4 0 1 2 3 4 0 0 0 0 D1 0 0 0 D1 D2 0 0 D1 D2 D3 0 D1 D2 D3 D4 Bảng 5-2 Hình 5.2: Mạch ghi dịch trái vào nối tiếp ra song song 76 2.3. Thanh ghi vào song song ra song dịch trái: Trong sơ đồ trên người ta thêm 1 mạch điều khiển ra dùng 4 cổng AND 2 lối vào. Hoạt động của sơ đồ như sau: Trước tiên dùng xung xoá CLR = 0 để xoá, lối ra Q1Q2Q3Q4 = 0000 Các số liệu cần ghi được đưa vào lối vào D1D2D3D4. Khi có xung điều khiển ghi đưa vào lối vào CLK, dữ liệu được nạp vào bộ nhớ song song và cho lối ra song song Q1Q2Q3Q4 = D1D2D3D4. Mỗi lối ra Q được đưa vào 1 lối vào của các cửa AND. Muốn cho dữ liệu ra thẳng lối ra thì lối “Điều khiển ra” phải bằng 1. Nếu chưa muốn cho dữ liệu ra lối ra thì để “Điều khiển ra” bằng 0. 3. Ứng dụng Thanh ghi dịch đóng vai trò cực kì quan trọng trong việc lưu trữ, tính toán số học và logic. Chẳng hạn trong các bộ vi xử lí, máy tính đều có cấu tạo các thanh ghi dịch; trong vi điều khiển (8051) cũng có các ghi dịch làm nhiều chức năng hay như trong nhân chia, ALU đã xét ở chương 2 ghi dịch cũng đã được đề cập đến. Ở đây không đi vào chi tiết mà chỉ nói khái quát ngắn gọn về ứng dụng của chúng. a. Lưu trữ và dịch chuyển dữ liệu Hình 5.3: Mạch ghi dịch vào song song ra song song dịch trái 77 Đây là ứng dụng cơ bản và phổ biến nhất của chúng. Ghi dịch n bit sẽ cho phép lưu trữ được n bit dữ liệu một thời gian mà chừng nào mạch còn được cấp điện. Hay nói cách khác dữ liệu khi dịch chuyển đã được trì hoãn một khoảng thời gian, nó tuỳ thuộc vào : – Số bit có thể ghi dịch (số tầng FF cấu tạo nên ghi dịch) – Tần số xung đồng hồ b.Tạo kí tự hay tạo dạng song điều khiển Ta có thể nạp vào ghi dịch, theo cách nạp nối tiếp hay song song, một mã nhị phân của một chữ nào đó (A, B, ) hay một dạng sóng nào đó. Sau đó nếu ta nối ngõ ra nối tiếp của ghi dịch vòng trở lại ngõ vào nối tiếp thì khi có xung ck các bit sẽ dịch chuyển vòng quanh theo tốc độ của đồng hồ. Cách này có thể điều khiển sáng tắt của các đèn (sắp xếp trên vòng tròn hay cách nào khác) Như mô phỏng sau là dạng sáng tắt của đèn led. Với tải cổng suất thì cần mạch giao tiếp công suất như thêm trans, rờ le, SCR, đã nói ở chương 1 cũng sẽ được dùng. Cũng có thể tạo ra dạng sóng tín hiệu tuần hoàn cho mục đích thử mạch bằng cách này. Ta có thể thay đổi dạng sóng bằng cách thay đổi mã số nhị phân nạp cho ghi dịch, và thay đổi tần số xung kích ck được cấp từ mạch dao động ngoài từ 0 đến 200MHz tuỳ loại mạch ghi dịch. Hình 5.4: Tạo dạng sóng điều khiển bởi ghi dịch c.Chuyển đổi dữ liệu nối tiếp sang song song và ngược lại 78 Các máy tính hay các bộ vi xử lí khi giao tiếp với nhau hay với các thiết bị ngoài thường trao đổi dữ liệu dạng nối tiếp khi giữa chúng có một khoảng cách khá xa. Ngoài cách dùng các bộ dồn kênh tách kênh ở 2 đầu truyền mà ta đã nói ở chương 2 thì ghi dịch cũng có thể được dùng. Các ghi dịch chuyển song song sang nối tiếp sẽ thay thế cho mạch dồn kênh và các ghi dịch chuyển nối tiếp sang song song sẽ thay thế cho mạch tách kênh. Bên cạnh ghi dịch, cũng cần phải có các mạch khác để đồng bộ, chống nhiễu, rò sai nhằm thực hiện quá trình truyền nối tiếp hiệu quả. Hình 5.5: Truyền dữ liệu nối tiếp d. Bus truyền dữ liệu Bây giờ liệu với 8 đường dữ liệu song song vừa nhận được từ tách kênh đó (còn gọi là 1 byte), ta có thể dùng chung cho nhiều mạch được không? Sở dĩ có yêu cầu đó là vì trong máy vi tính có rất nhiều mạch liên kết với nhau bởi các đường dữ liệu địa chỉ gồm nhiều bit dữ liệu 8, 16, 32 mà ta đã biết đến nó với cái tên là bus. Vậy bus chính là các đường dữ liệu dùng chung cho nhiều mạch (chẳng hạn bus giữa các vi xử lí, các chíp nhớ bán dẫn, các bộ chuyển đổi tương tự và số, Chỉ có một đường bus mà lại dùng chung cho nhiều mạch, do đó để tránh tranh chấp giữa các mạch thì cần phải có một bộ phận điều khiển quyết định cho phép mạch nào được thông với bus, các mạch khác bị cắt khỏi bus. Vậy ở đây thanh ghi hay các bộ đệm 3 trạng thái được dùng 79 Hình dưới minh hoạ cho đường bus 8 bit nối giữa vi xử lí với bộ đếm 8 bit, bàn phím, và bộ 8 nút nhấn Hình 5.6:Bus dữ liệu Giả sử rằng cả thiết bị đều cần giao tiếp với vi xử lí, nhưng chỉ có một đường truyền nếu tất cả đồng loạt đưa lên thì có thể bị ảnh hưởng lẫn nhau giữa các dữ liệu, và thông tin nhận được là không chính xác. Do đó ở đây vi xử lí sẽ quyết định: chẳng hạn nó đặt ngõ OE1 cho phép bộ đếm cho mạch đếm đưa dữ liệu lên bus còn chân OE2 và OE3 ngưng làm dữ liệu từ bàn phím và nút nhấn bị ngắt (chờ) tức ngõ ra các bộ đệm hay thanh ghi 3 trạng thái ở trạng thái tổng trở cao. Tương tự khi vi xử lí cần giao tiếp với các mạch khác. Với tốc độ xử lí hàng trăm hàng ngàn MHz thì việc dữ liệu phải chờ là không đáng kể do đó giữa các thiết bị giao tiếp với nhau rất nhanh và dường như đồng thời. 4.Mạch ghi dịch TTL IC thanh ghi 74LS164, hình 5.7 80 Hình 5.7 Thanh ghi 74LS164 Chúng ta đã được biết đến các loại FF. Chúng đều có thể lưu trữ (nhớ 1 bit) và chỉ khi có xung đồng bộ thì bit đó mới truyền tới ngõ ra (đảo hay không đảo). Bây giờ nếu ta mắc nhiều FF nối tiếp lại với nhau thì sẽ nhớ được nhiều bit. Các ngõ ra sẽ phần hoạt động theo xung nhịp ck. Có thể lấy ngõ ra ở từng tầng FF (gọi là các ngõ ra song song) hay ở tầng cuối (ngõ ra nối tiếp). Như vậy mạch có thể ghi lại dữ liệu (nhớ) và dịch chuyển nó (truyền) nên mạch được gọi là ghi dịch. Ghi dịch cũng có rất nhiều ứng dụng đặc biệt trong máy tính, như chính cái tên của nó: lưu trữ dữ liệu và dịch chuyển dữ liệu chỉ là ứng dụng nổi bật nhất Sơ đồ mạch điện hình 5.8 các đèn Led sẻ sáng từ Q0 đến Q7 Hình 5.8 81 Sơ đồ thực tế hình 5.9 IC 74164 là một thanh ghi dịch 8 bit vào nối tiếp và song song, làm việc được ở tần số cao Hình 5.9  Nguyên lý mạch điện : Mạch điện được chia làm 4 khối chính như sau: - Khối nguồn gồm. Dòng điện 220V AC đưa vào biến thế T1 hạ áp thành 12V AC D1-D4 chỉnh lưu dòng điện AC thành dòng điện DC C1 tụ lọc DC IC 7805 ổn định điện áp chuẩn - Khối tạo xung vuông. IC 555 được thiết kế tạo ra mạch xung vuông , và biến trở dùng để điều chỉnh độ rộng xung .Ngõ ra được lấy từ chân số 3 cũa IC 555 - Khối quét Led (hay còn gọi là ghi dịch) Ngõ ra chân số 3 cũa IC 555 được đưa vào chân số 8 cũa IC 74LS164. Ngõ ra từ Q0-Q7 sẽ dịch chuyển (hay còn gọi là sáng dần) - Khối mạch đảo tín hiệu. Dùng BJT Q1 tín hiệu được đưa vào chân B và lấy ra chân C 82 BÀI 6: MẠCH ĐẾM 1. Phân loại: Có 3 cách phân loại. + Căn cứ vào tác động của xung đầu vào người ta chia làm 2 loại - Bộ đếm đồng bộ: Bộ đếm đồng bộ có đặc điểm là xung clock đều được đưa đồng thời đến các FF. - Bộ đếm dị bộ: Bộ đếm dị bộ thì xung clock chỉ được đưa vào FF đầu tiên, còn các FF tiếp theo thì lấy tín hiệu tại đầu ra của FF phía trước thay cho xung clock. + Căn cứ vào hệ số đếm người ta phân chia thành các loại: - Bộ đếm nhị phân. - Bộ đếm thập phân. - Bộ đếm n phân. Nếu gọi n là số ký số trong mã nhị phân (tương ứng với số FF có trong bộ đếm) thì dung lượng của bộ đếm là n = 2n . đối với bộ đếm thập phân thì n = 10 là trường hợp đặc biệt của bộ đếm n phân. n là dung lượng của bộ đếm hoặc có thể nói là độ dài đếm của bộ đếm, hoặc hệ số đếm. + Căn cứ vào số đếm tăng hay giảm dưới tác dụng của xung đầu vào người ta chia ra làm 3 loại: - Bộ đếm thuận (up counter) - Bộ đếm nghịch (down cuonter) - Bộ đếm thuận nghịch.(up/down) 2. Cấu tạo và nguyên lý làm việc Đếm là khả năng nhớ được số xung đầu vào; mạch điện thực hiện thao tác đếm gọi là bộ đếm. số xung đếm được biểu diễn dưới các dạng số nhị phân hoặc thập phân. đếm là một thao tác rất quan trọng, được sử dụng rất rộng rãi trong thực tế, từ các thiết bị đo chỉ thị số đến các máy tính điện tử số. bất kỳ hệ thống số hiện đại nào cũng có bộ đếm. 83 2.1. Mạch đếm lên không đồng bộ: a. Sơ đồ mạch: Hình:6.1: Sơ đồ mạck đếm lên không đồng bộ b. Bảng trạng thái: Bảng 6.1 Xung nhịp QD QC QB QA 0 1 2 3 4 5 6 7 8 9 10 11 12 13 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 84 14 15 16 1 1 0 1 1 0 1 1 0 0 1 0 c. Nguyên lý: Như ký hiệu trên sơ đồ, muốn xoá ta để pr = 1, clr = 0, muốn đặt để pr = 0, clr = 1. để bộ đếm làm việc ở chế độ đếm ta để pr = clr = 1. dựa vào nguyên lý hoạt động của trigơ jk ta giải thích hoạt động của bộ đếm này. + Đầu tiên xoá mạch đếm bằng xung xoá clr = 0. lúc đó trạng thái lối ra của cả 4 trigơ đều chuyển về 0: qaqbqcqd = 0000. + Sau đó để Pr =Clr = 1. + Đặt lối vào đếm j = k = 1: mạch đếm bắt đầu hoạt động theo trạng thái của các lối vào đồng bộ j, k và xung nhịp như giản đồ hình 4.21. tất cả 4 trigơ đều có j = k = 1 nên khi có xung nhịp tác dụng các trigơ đều chuyển trạng thái. Trigơ A chuyển trạng thái với mọi xung nhịp tác dụng chuyển từ 1 về 0. Trigơ B chuyển trạng thái khi QA chuyển từ 1 về 0. Trigơ C chuyển trạng thái khi QB chuyển từ 1 về 0. Trigơ D chuyển trạng thái khi QC chuyển từ 1 về 0. Nhìn giản đồ xung ta thấy mỗi trigơ chia tần số xung nhịp làm 2. có 4 trigơ sẽ chia tần số xung nhịp 162 n lần. nếu có n trigơ sẽ có bộ chia n2 lần. như vậy bộ đếm cũng là bộ chia tần. ta cũng có thể dùng trigơ d mắc thành bộ đếm nhị phân. muốn vậy ta phải mắc lối ra Q của trigơ d với lối vào d của nó. khi đó trạng thái lối ra của trigơ sẽ được xác định theo phương trình sau: nnn QDQ 1 Trường hợp này tương tự như đồi với trigơ jk khi các lối vào j=k=1, nghĩa là cứ sau mỗi lần có xung nhịp tác dụng trigơ lại chuyển trạng thái một lần. d. Giảm đồ thời bộ đếm 85 Hình 6.2 là dạng sóng bộ đếm cho ta thấy rõ đặc điểm xung Ck kích bằng sườn âm của các FF bộ đếm. 2.2. Mạch đếm xuống không đồng bộ: a. Sơ đồ mạch: c. Bảng trạng thái: Bảng 6.2 Xung nhịp QD QC QB QA 0 1 2 3 0 1 1 1 0 1 1 1 0 1 1 0 0 1 0 1 Hình 6.2: Dạng sóng bộ đếm Hình 6.3: Mạch đếm xuống không đồng bộ 86 4 5 6 7 8 9 10 11 12 13 14 15 16 1 1 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 c. Nguyên lý: Như ký hiệu trên sơ đồ, muốn xoá ta để PR = 1, CLR = 0, muốn đặt để PR = 0, CLR = 1. để bộ đếm làm việc ở chế độ đếm ta để PR = CLR = 1. dựa vào nguyên lý hoạt động của trigơ JK ta giải thích hoạt động của bộ đếm này. + Đầu tiên xoá mạch đếm bằng xung xoá CLR = 0. lúc đó trạng thái lối ra của cả 4 trigơ đều chuyển về 0: QAQBQCQD = 0000. Nhưng khi có xung Ck đầu tiên thì tất cả các trạng tái ngõ ra của 4 trigơ đều chuyển lên mức 1 QAQBQCQD = 1111 Ở bộ đếm lùi ta thấy lối ra Q của trigơ trước được nối vào Ck của trigơ sau nên trigơ sau sẽ chuyển trạng thái khi trigơ đứng trước nó chuyển từ 0 lên 1. Trigơ A thay đổi trạng thái với mọi xung nhịp tác động Trigơ B thay đổi trạng thái khi Qa chuyển từ 0 lên 1. Trigơ C thay đổi trạng thái khi Qb chuyển từ 0 lên 1. Trigơ D thay đổi trạng thái khi Qc chuyển từ 0 lên 1. 87 d. Dạng sóng: 2.3. Mạch đếm lên, đếm xuống không đồng bộ: Để có một bộ vừa đếm tiến vừa đếm lùi ta thêm một đầu vào điều khiển tiến lùi up/down sơ đồ mạch đếm tiến lùi như hình 3.5. Đếm tiến: khi cho lối vào điều khiển tiến lùi U/D = “1” lối ra Q của trigơ trước nối với Ck của trigơ tiếp theo, sơ đồ tương đương như hình 3.1, ta có mạch đếm tiến. Đếm lùi: khi cho lối vào điều khiển tiến lùi U/D = “0” lối ra Q của trigơ trước nối với Ck của trigơ tiếp theo, sơ đồ tương đương như hình 3.2, ta có mạch đếm lùi. ta có thể thay phần mạch gồm các phần tử and, or bằng các phần tử nand. Thời gian trễ do truyền trong bộ đếm không đồng bộ: Hình 6.4: Dạng sóng của bộ đếm xuống không đồng bộ Hình 6.5: Mạch đếm tiến lùi không đồng bộ 88 Đếm không đồng bộ là dạng đơn giản nhất trong các bộ đếm nhị phân, vì chúng đòi hỏi ít linh kiện nhất để tạo hoạt động đếm cho trước. tuy nhiên, chúng có một khuyết điểm lớn do nguyên lý hoạt động cơ bản của chúng gây nên: mỗi trigơ được khởi động do sự chuyển trạng thái tại đầu ra của trigơ trước đó. mặt khác, với mỗi trigơ nó có một thời gian trễ do truyền là tpd, điều này có nghĩa là trigơ thứ hai sẽ không phản ứng gì trong khoảng thời gian tpd kể từ khi trigơ đầu tiên nhận được một chuyển đổi tích cực ở xung đếm, trigơ thứ ba sẽ không phản ứng gì trong khoảng thời gian 2tpd từ lúc xảy ra hoạt động chuyển đổi, như vậy trigơ thứ n sẽ không phản ứng gì trong khoảng thời gian (n- 1)tpd kể từ lúc xảy ra hoạt động chuyển đổi. và như vậy phải sau khoảng thời gian ntpd thì ta mới nhận được sự thay đổi ở lối ra của trigơ n. ví dụ: xét dạng sóng ở các lối ra của bộ đếm nhị phân không đồng bộ 3 bit. Nhìn vào dạng sóng trên ta thấy: Giả sử chu kỳ của xung nhịp là 1000ns và thời gian trễ do truyền của mỗi trigơ là 50ns. tức là trigơ a lật chậm 50ns sau khi xung nhịp thay đổi từ 1 sang 0, tương tự trigơ b lật chậm 50ns sau khi trigơ a chuyển từ 1 sang 0, tương tự với trigơ c. như vậy, trigơ c thay đổi trạng thái trễ so với xung nhịp tác động là 150ns. tuy vậy, ta thấy các trigơ cũng vẫn ở trạng thái đúng biểu diễn số đếm nhị phân. Tuy nhiên tình huống sẽ trở nên xấu đi nếu xung nhịp đưa vào có tần số cao hơn. giả sử chu kì của xung nhịp là 100ns và thời gian trễ do truyền của mỗi trigơ là 50ns. lẽ ra sau xung nhịp thứ 4 chuyển từ 1 sang 0 thì bộ đếm sẽ đếm số nhị phân là 100, nhưng ở đây sau xung nhịp thứ 4 đầu ra c vẫn ở mức thấp, phải sau 150ns thì đầu ra c mới lên mức cao nhưng lúc này trigơ a lại ở mức cao và ta được số nhị phân là 101 như vậy sẽ không có trạng thái 100. Ck Qa Qb Qc 1 2 3 4 5 50ns 100ns 150ns 89 Có thể phòng tránh những lỗi như vậy nếu giai đoạn giữa các xung vào được kéo dài hơn tổng thời gian trễ của bộ đếm. do đó, để bộ đếm hoạt động đúng ta cần: tclk  ntpd. Như vậy tần số lớn nhất có thể sử dụng: fmax = 1/( ntpd) Để tăng dung lượng của bộ đếm thì số trigơ sử dụng sẽ tăng lên, khi đó thời gian trễ do truyền tích luỹ sẽ tăng lên, do đó người ta sử dụng bộ đếm nhị phân đồng bộ khi đếm dung lượng lớn. 2.4. Mạch đếm đồng bộ: Đếm đồng bộ còn gọi là đếm song song. Đếm không đồng bộ có nhược điểm là tốc độ chậm vì có quá trình trễ khi đi qua các trigơ. Để khắc phục nhược điểm đó người ta dùng mạch đếm song song, nghĩa là các xung nhịp đồng thời tác dụng vào tất cả các trigơ. a. Mạch đếm lên đồng bộ. + Sơ đồ đếm nhị phân đồng bộ 4 bit + Bảng trạng thái: Bảng 6.3 CK QD QC QB QA Số đếm Xóa 0 0 0 0 0 1↓ 0 0 0 1 1 2↓ 0 0 1 0 2 3↓ 0 0 1 1 3 Hình 6.6: Mạch đếm tiến đồng bộ 90 4↓ 0 1 0 0 4 5↓ 0 1 0 1 5 6↓ 0 1 1 0 6 7↓ 0 1 1 1 7 8↓ 1 0 0 0 8 9↓ 1 0 0 1 9 10↓ 1 0 1 0 10 11↓ 1 0 1 1 11 12↓ 1 1 0 0 12 13↓ 1 1 0 1 13 14↓ 1 1 1 0 14 15↓ 1 1 1 1 15 16↓ 0 0 0 0 0 + Nguyên lý: Từ sơ đồ trên ta thấy: tuy xung nhịp tác động đồng thời vào các trigơ nhưng chỉ trigơ nào có J=K=1 thì nó mới chuyển trạng thái. từ sơ đồ hình 3.6 ta có được các điều kiện chuyển trạng thái các của trigơ trong bộ đếm như sau: Trigơ A chuyển trạng thái với mọi xung Ck. Trigơ B chuyển khi Qa = 1. Trigơ C chuyển khi Qa = Qb = 1 Trigơ D chuyển khi Qa = Qb = Qc =1 Như vậy các trigơ sau chỉ chuyển trạng thái khi tất cả lối ra Q của các trigơ ở trước nó đồng thời bằng 1. qúa trình đếm của sơ đồ có thể mô tả như sau: Khi tác dụng xung xoá clr thì Qd Qc Qb Qa = 0000. Khi có xung nhịp đầu tiên tác dụng chỉ trigơ A chuyển trạng thái từ 0 lên 1, các trigơ B, C, D không chuyển trạng thái vì J=K=0, trạng thái lối ra của bộ đếm sau khi kết thúc xung nhịp thứ nhất là: 0001. 91 Khi có xung nhịp thứ hai tác dụng: J, K của trigơ B là 1 nên B và A đều chuyển trạng thái, Qa từ 1 về 0, Qb từ 0 lên 1; trigơ D và C vẫn chưa chuyển trạng thái, trạng thái ở lối ra của bộ đếm sau khi kết thúc xung nhịp thứ hai là: 0010. Quá trình hoạt động của bộ đếm nhị phân đồng bộ cũng diễn ra tiếp tục như bộ đếm nhị phân không đồng bộ, nó có giản đồ xung và bảng chân lý như bộ đếm nhị phân không đồng bộ đã nêu ở trên. b. Mạch đếm lùi đồng bộ: + Sơ đồ mạch: + Bảng trạng thái: Bảng 6.4 CK QD QC QB QA Số đếm Xóa 0 0 0 0 0 1↓ 1 1 1 1 15 2↓ 1 1 1 0 14 3↓ 1 1 0 1 13 4↓ 1 1 0 0 12 5↓ 1 0 1 1 11 6↓ 1 0 1 0 10 7↓ 1 0 0 1 9 8↓ 1 0 0 0 8 9↓ 0 1 1 1 7 10↓ 0 1 1 0 6 11↓ 0 1 0 1 5 Hình 6.7: Mạch đếm lùi đồng bộ 92 12↓ 0 1 0 0 4 13↓ 0 0 1 1 3 14↓ 0 0 1 0 2 15↓ 0 0 0 1 1 16↓ 0 0 0 0 0 + Nguyên lý: Từ sơ đồ mạch đếm lùi ta thấy tín hiệu ra vẫn lấy ở đầu ra Q, còn các đầu điều khiển J, K lại được lấy từ đầu ra Q . Vì vậy khi bắt đầu xuất hiện xung Ck đầu tiê thì các đầu ra QA, QB, QC, QD = 1111. Ở các xung tiếp theo. - FF A đổi trạng thái sau từng xung CK, vậy: TA= JA = KA = 1 - FF B đổi trạng thái nếu trước đó QA = 0, vậy: TB = JB = KB = AQ - FF C đổi trạng thái nếu trước đó QA=QB=0, vậy: TC = JC = KC = BA QQ - FF D đổi trạng thái nếu trước đó QA = QB = QC= 0, vậy:TD = JD = KD = CBA QQQ = TC. CQ . c. Mạch đếm tiến lùi đồng bộ: Bộ đếm thuận nghịch nhị phân đồng bộ có đầu vào điều khiển . Tín hiệu điều khiển đếm thuận hoặc đếm nghịch thông qua các cổng điều khiển để thực hiện sự điều khiển của bộ đếm thành bộ đếm thuận hay nghịch. Đếm tiến: khi cho lối vào điều khiển tiến lùi U/D = “1” lối ra Q của trigơ trước nối với Ck của trigơ tiếp theo, sơ đồ tương đương như hình 3.6, ta có mạch đếm tiến. Hình 6.8: Bộ đếm thuận nghịch đồng bộ 93 Đếm lùi: khi cho lối vào điều khiển tiến lùi U/D = “0” lối ra Q của trigơ trước nối với Ck của trigơ tiếp theo, sơ đồ tương đương như hình 3.7, ta có mạch đếm lùi. ta có thể thay phần mạch gồm các phần tử AND, OR bằng các phần tử NAND. 2.5. Mạch đếm vòng: Thực chất là mạch ghi dịch trong đó ta cho hồi tiếp từ một ngừ nào đó về ngừ vào để thực hiện một chu kỳ đếm. Tùy đường hồi tiếp mà ta có các chu kỳ đếm khỏc nhau Sau đây ta khảo sát vài loại mạch đếm vũng phổ biến a. Hồi tiếp từ QD về JA và Q D về KA: Hình 6.9: Mạch đếm vòng hồi tiếp QD về JA và Q D về KA Đối với mạch này, sự đếm vũng chỉ thấy được khi có đặt trước ngừ ra - Đặt trước QA = 1, ta được kết quả như bảng 6.5 Bảng 6.5 Nếu đặt trước QA = QB = 1 ta có bảng 6.6 94 Bảng 6.6 b. Hồi tiếp từ Q D về JA và QD về KA: Hình 6.10: Mạch đếm vòng hồi tiếp Q D về JA và QD về KA Mạch này cũn cú tờn là mạch Johnson. Mạch cú một chu kỳ đếm mặc nhiên mà không cần đặt trước và nếu có đặt trước, mạch sẽ cho các chu kỳ khác nhau tùy vào tổ hợp đặt trước đó. Bảng 6.7 là chu kỳ đếm mặc nhiên Bảng 6.7 95 c. Hồi tiếp từ Q D về JA và QC về KA Hình 6.11: Mạch đếm vòng hồi tiếp Q D về JA và QC về KA Bảng 6.8 2.6. Mạch đếm vòng xoắn (jonhson): Dùng mã johnson, với cách thiết kế như đã trình bày, ta được: - Nếu dùng D FF thì các FF: A, B, C,,N có phương trình các đầu vào điều khiển như sau: DA = N , DB = A, DC = B , DN = M. sơ đồ mạch thực hiện cho ở hình 5.33. - Nếu dùng JK-FF có sơ đồ. Hình 6.12: Mạch Jonhson dùng FF D 96 2.7. Mạch đếm với số đặt trước: Ngoài những bộ đếm nói trên ta còn gặp những bộ đếm bắt đầu từ một số đặt trước bất kỳ cho đến hết modun của nó. Sơ đồ của một bộ đếm đặt trước được cho trên hình 5.30. Khi “ĐK đặt” = 1: Mạch đếm xác lập số đặt trước. Ví dụ: ABCD = 0110 thì QDQCQBQA = 0110. Khi LOAD = 0: Mạch đếm tiếp tục theo xung nhịp: 0111, 1000,.., 1111, 0000. Để mạch đếm quay trở lại đếm từ trạng thái đặt trước (0110, 0111, .., 1111, 0110,..) thì các đầu ra QDQCQBQA cần được nối với các đầu vào của cổng NOR 4 đầu vào và lối ra của cổng NOR này điều khiển đường ĐK đặt. Hình 6.13: Mạch Jonhson dùng FF JK QA QB QC QD ĐK đặt Hình 6.14: Mạch đếm với số đặt trước 97 3.ỨNG DỤNG a.GIỚI THIỆU IC: + IC đếm BCD 74LS90 + IC đếm nhị phân 4 bít 74LS92 + IC đếm tiến lùi nhị phân 4 bít 74LS192, 74Ls193 98 b. Các mạch ứng dụng cơ bản - Mạch đếm từ 0 – 9 dùng Led bảy đoạn 74LS47 – 74LS190, hình 6.15 Hình 6.15 99  Dao động tạo xung vuông với tần số tùy chọn. Ở đây chúng ta sử dụng NE555 hình 3.28. Nhiệm vụ của 555 là tạo ra xung vuông để cấp cho mạch đếm.  Sơ đồ nguyên lý mạch tạo xung vuông - Trong sơ đồ mạch trên tần số đầu ra của 555 được tính theo công thức : f = 1/(ln2*C1*(R1+2R2)) - Biến trở R2 dùng để điều chỉnh tần số đầu ra. Tần số lớn thì mạch đếm nhanh còn tần số thấp thì mạch đếm chậm. Hình 6.16  Mã hóa-giải mã và hiển thị - Do đếm từ 0 đến 25 nên ta sử dụng 1 LED 7 đoạn hiện thị số lần đếm và 2 IC –IC 74LS190 và 1 IC 74LS47 giải mã BCD ra LED 7 đoạn . + 74LS190: IC này cũng khá quen thuộc nó dùng để đếm mã nhị phân chia 10 mã hóa ra BCD. Cứ mỗi 1 xung vào thì nó đếm tiến lên 1 và được mã hóa ra 4 chân. Khi đếm đến 10 tự nó sẽ reset và quay trở về ban đầu. Hai thông số quan trọng để thiết kế mạch đếm này là: Bảng trạng thái mã hóa ra BCD và điều kiện để Reset (trở về trạng thái ban đầu). - Bảng giá trị mã hóa ra BCD, khi sản xuất ra IC này nhà sản xuất đã cung cấp cho chúng ta bảng trạng thái như hình 6.17. 100 Hình 6.17 Trong bảng trạng thái trên cần chú ý là : Đầu ra của Q0 được nối với đầu vào của CP1. - Mức Reset cho 74LS190: IC có 4 chân Reset dùng để reset hệ thống với các chân : MR1, MR2, MS1, MS2. Đưa các mức thích hợp vào các chân này thì nó sẽ tự động Reset và bảng mức Reset, hình 6.18 Hình 6.18 + 74LS47 : IC này dùng để giải mã BCD sang mã LED 7 đoạn. Khi IC 74LS90 mã hóa ra mã BCD, sau đó 74LS47 sẽ mã hóa các mã BCD này chuyển sang LED 7 đoạn hiện thị các giá trị đếm. Bảng trạng thái các mức hiện thị sau khi giải mã BCD như hình 3.31. 101 Hình 6.19 102 - Sơ đồ của mạch đếm từ 0-25. Hình 6.20  Nguyên lý : - Khi ta cấp xung vào IC1 nó sẽ đếm lần lượt từ từ 0 cho đến 9. Khi tới 9 thì lúc này nó sẽ cấp 1 xung cho IC2 và IC2 được nhận 1 xung và nó đếm 1. Sau đó IC1 vẫn tiếp tục đếm đến 9 thì IC2 lại nhận được 1 xung nữa và đếm thành 2. Do mạch chỉ đếm đến 25 nên các mức reset phải chọn cho hợp lý để khi đếm đến 25 nó tự trở về 0. - Ở mạch trên các chân reset tương ứng của 2 IC1 và IC2 được nối với nhau và được nối với 1 chân đầu ra của IC1 và IC2 sao cho các chân 2 và 3 của IC1 và IC2 phải ở mức cao ( Vì các chân 6 và 7 của hai IC đã cho trước điều kiện là nối với GND) như hình 3.32 103 .Ở đây do đếm đến 25 ta không chọn được mức Reset trong bảng trạng thái phù hợp nên phải dùng cổng AND thì mới ra được 25. Ví dụ : - Thiết kế mạch đếm đồng bộ Mod-3 như hình a. (mạch đếm chia 3) có hoạt động logic theo như bảng trạng thái hình b. Xung vào QB QA 0 (xóa) 1 2 3 4 Hình a Hình b. Mạch đếm đồng bộ Mod-3 Giải : Số tầng FF là hai (hình 3.33b ). Sau khi được xóa số đếm là 00 = 0,sau đó mạch đếm lên 01 = 1, 10 = 2 rồi tự động reset trở về 00 = 0 để đếm lên trở lại. Vì mạch đếm đồng bộ nên xung vào được đưa thẳng đến ngõ đồng hồ của mỗi FF. Quan sát bảng trạng thái thấy QA từ 0 lên 1 ở xung 1 nhưng vẫn ở 0 ở xung 3 nên giữ Ka ở 1 (đối với FF JK nếu K ở 1 thì J = 0 sẽ cho Q = 0, J = 1 sẽ cho Q= Q ) và nối BQ đến JA (ở 104 xung đếm 0 BQ =1 tức làJA = KA = 1 nên ở xung 1 QA =1 và BQ tiếp tục là 1 tức là JA = KA =1 nên ở xung 2 QA = 0. lúc bấy giờ BQ = 0, lúc bấy giờ BQ = 0, lúc bấy giờ / BQ . Đối với QB quan sát bảng trạng thái thấy ở xung 1 QB = 0 và QA = 1, ở xung 2 QB=1 (tức đảo so với trước) nên thử nối QA đến JB và giữ KB ở mức cao. Sau xung 2 QA =0 tức JB =0, KB =1 nên ở xung 3 QB = 0 như mong muốn. Kiểm tra thấy ở xung 4 QA= 1, QB = 0, 4. Mạch đếm TTL và CMOS 4.1 Giữa TTL với CMOS họ 74HC, 74HCT Ở mức thấp TTL có thể thúc được CMOS do VOLmax(TTL)< VILmax(CMOS) và IOLmax(TTL) > IILmax(CMOS) Ở mức cao TTL không thể thúc được CMOS do áp mức cao của TTL có khi chỉ còn 2,5 V trong khi CMOS chỉ chấp nhận áp mức cao không dưới 3,5V. nếu nối mạch thì hoạt động có thể sai logic. Có 1 cách để khắc phục là dùng điện trở kéo lên ở ngõ ra của cổng TTL. Khi đó, qua điện trở R này, dòng từ nguồn sẽ nâng dòng vào CMOS nhờ đó áp ra mức cao TTL sẽ không quá thấp, CMOS sẽ hiểu được. Chẳng hạn một cổng 74LS01 có IOLmax = 8mA, VOLmax = 0,3V thúc một cổng 74HC00 có VIHmin = 3,5V, IIHmin = 1uA. Khi 74LS01 ở mức thấp 0,3V thì nó sẽ nhận dòng hết mức là 8mA được cấp thông qua điện trở kéo lên (trong khi dòng IIHmin chỉ có dưới 1uA rất nhỏ), thế thì sẽ phải cần điện trở kéo lên có giá trị nhỏ nhất Rmin. Còn khi ở mức cao 3,5V 74LS01 nhận dòng 100uA và 74HC00 nhận dòng 1uA. Vậy khi này điện trở kéo lên sẽ phải có giá trị max để hạn lại dòng cho 2 cổng Khi Rmax thì công suất tiêu tán max sẽ nhỏ nhất 105 Tụ C = 15pF được thêm vào để khi đang ở mức thấp 0,3V mà chuyển lên mức cao thì tụ sẽ nạp cho áp lên 3,5V để CMOS “hiểu” Hình 6.21 Giao tiếp giữa TTL với CMOS a. TTL thúc CMOS có áp nguồn cao hơn 5V Cũng giống như ở trường hợp trên, nếu ra mức thấp thì TTL có thể thúc trực tiếp CMOS nhưng nếu ra mức cao VOH(TTL) chỉ có 2,7V đến 5V thì chắc chắn không thể thúc được CMOS vì khoảng áp này rơi vào vùng bất định của ngõ vào CMOS. Ta cũng phải dùng điện trở kéo lên, có thể dùng TTL ngõ ra cực thu để hở cho trường hợp này. d. Giao tiếp CMOS-CMOS Với cùng điện thế cấp, một cổng CMOS có thể thúc cho rất nhiều cổng cùng loại CMOS vì dòng cấp khoảng 0,5 đến 5mA trong khi dòng nhận rất nhỏ (dưới 1uA) Tuy nhiên nếu tần số hoạt động càng cao thì khả năng thúc tải sẽ càng giảm đi (có khi chỉ còn dưới 10 cổng). Lý do là ở tần số cao, các điện dung ngõ vào của các cổng tải sẽ làm tăng công suất tiêu tán và trì hoãn truyền của mạch. e. CMOS thúc TTL Khi thúc tải ở mức cao thường VOH(CMOS) > VIH(TTL) còn dòng nhận IIH(TTL) chỉ vài chục uA nên CMOS có thể thúc nhiều tải TTL. Khi thúc TTL ở mức thấp thì rất phức tạp tuỳ loại. CMOS cũ (4000) không thúc được TTL. CMOS mới (74HC) thì có thể, số cổng thúc được tuỳ thuộc VOL(CMOS) > VIL(TTL) và dòng tổng ngõ ra (CMOS) phải lớn hơn tổng các dòng ngõ vào IIL của các tải TTL. 106 Như vậy, việc giao tiếp các cổng với nhau cũng rất đa dạng tuỳ thuộc yêu cầu người sử dụng. Một vấn đề khác cũng cần phải quan tâm là các IC giao tiếp nhau chung nguồn cấp hay giao tiếp cùng khoảng mức áp sẽ đảm bảo hoạt động hơn. Vì vậy có một số IC đã được sản xuất để phục vụ cho việc chuyển mức điện áp giao tiếp giữa CMOS với TTL hay CMOS 4000 với CMOS 74HC. 4.2 Giao tiếp giữa cổng logic với các thiết bị điện 4.2.1 Giao tiếp với công tắc cơ khí Các công tắc thường sử dụng để đóng mở nguồn cấp tạo trạng thái logic cho cổng nhưng do làm dạng tiếp xúc cơ khí nên khi đóng mở sẽ sinh ra hiện tượng dội. Hình 6.22 Giao tiếp với công tắc cơ khí Với điện gia dụng như đèn quạt thì hiện tượng dội này không ảnh hưởng gì cả vì dội xảy ra rất ngắn chỉ khoảng vài ms, đèn quạt không kịp sáng tắt hay quay dừng hoặc nếu có đi thì mắt cũng không thể thấy được. Nhưng với các vi mạch điện tử, rất nhạy với những thay đổi rất nhỏ và rất nhanh như vậy. Hiện tượng dội nảy sinh là do khi ta đóng công tắc thì thật ra là đóng mở nhiều lần rồi mới đóng hẳn hay khi mở công tắc thì thực ra cũng là công tắc cũng bị hở và đóng nhiều lần trước khi hở hẳn. Bạn có thể kiểm tra hiện tượng dội này của công tắc với mạch đếm bố trí như hình 1.78. Ở đây dùng cổng schmitt trigger CMOS để chuyển mạch tín hiệu tạo bởi công tắc. Do khi nhấn công tắc, gây ra dội, công tắc chuyển qua lại giữa mass và Vcc đưa vào cổng logic, Schmitt trigger rất nhạy khi áp vào lớn hơn hay nhỏ hơn áp ngưỡng của nó thì lập tức áp ra sẽ là mức cao hay mức thấp, mức này cung cấp cho mạch đếm và mạch hiển thị nếu được nối từ mạch đếm sẽ cho số đếm là số lần dội ở công tắc. 107 Hiện tượng này chỉ xảy ra vài chục ms nhưng với mạch logic đôi khi cũng là “nguy hiểm” rồi. Để chống dội ta có thể sử dụng phần cứng hay phần mềm. Chẳng hạn ở bàn phím máy tính đều là các công tắc cơ khí, 1 phần mềm trong máy sẽ dò đọc công tắc đó chuyển tiếp trong một khoảng thời gian ngắn khoảng 20ms, nếu thực sự công tắc được nhấn thì mức logic mới ấn ổn định sau khoảng thời gian dội ấy và phần mềm mới chấp nhận được trạng thái của công tắc. Còn ở đây trình bày cách chống dội bằng tụ và mạch chốt. Chống dội dùng tụ lọc đầu vào Tụ C giá trị khoảng 0,01us được nối ở ngõ vào của cổng logic như hình vẽ. Khi nhấn công tắc, tụ C nạp qua công tắc vào tụ. Tới khi công tắc nhả ra, có hiện tượng dội tụ sẽ xả qua R xuống mass. Thời hằng xả là 100k x 0,01uF = 1ms lớn hơn chu kì dội tối đa của công tắc chỉ vài trăm ns. Do đó khi này cổng logic chưa chuyển mạch, tới khi áp xả trên tụ giảm xuống tới dưới mức ngưỡng của cổng logic thì trạng thái logic ngõ ra mới lật lại (hình 1.79). Hình 6.23 Cách chống dội dùng tụ lọc Cổng logic NOT được dùng có thể là loại TTL thường hay Schitt trigger Chống dội dùng mạch chốt Mạch chốt cơ bản dùng 2 cổng nand mỗi cổng 2 ngõ vào có hồi tiếp chéo được kết hợp với 2 điện trở kéo lên mắc ở ngõ vào để tạo thành mạch chống dội từ công tắc Khi công tắc bật lên vị trí 1 (như hình 1.80) ngõ vào NAND1 ở mức 0 do đó ngõ ra Q' = 1 108 Hình 6.24 Cách chống dội dùng mạch chốt Q' = 1 đưa về ngõ vào NAND2, đồng thời ngõ vào còn lại ở mức 1 đó nối qua R2 lên Vcc nên ra Q= 0, Q= 0 đưa về ngõ vào nand1 khi này nếu dội có xảy ra đi chăng nữa làm cho ngõ vào từ công tắc từ 1 xuống 0 thì do = 0 nên ngõ ra nand1 luôn là 1. Như vậy chứng tỏ rằng Q và không hề bị ảnh hưởng bởi công tắc bị dội. Trạng thái của nó chỉ chuyển mạch dứt khoát một lần khi công tắc được nhấn qua a và chỉ lật lại trạng thái khi công tắc được nhấn qua 2. một dạng khác cũng có thể chống dội được thể hiện như hình 1.82: Hình 6.25 Chống dội dùng cổng NOT Bật công tắc sang mass, ngõ ra I2 ở mức 0 đưa về qua R ngõ vào I1 nên vẫn làm I2 ra ở 0 cho dù công tắc có bị dội lên xuống nhiều lần. Do đó ngõ ra I3 luôn ở mức 1 Ngược lại nhấn công tắc qua Vcc, ngõ ra I2 mức 1 đưa về ngõ vào I1 mức 1 lại vẫn làm I2 ra mức 1 bất chấp công tắc bị dội, kết quả ra I3 luôn ở mức 0 109 Cổng logic được sử dụng trong mạch chốt ở trên có thể là loại TTL hay CMOS thường hay schmitt trigger đều được cả như cổng NOT 4069, 4040; cổng NAND 7400, 4011, 74132, 4.2.2 Giao tiếp với tải nhỏ Tải hiện nay được sử dụng rất phong phú, nó có thể là R hay có tính cảm kháng, tải tuyến tính hay phi tuyến, tải ở áp thấp, dòng thấp hay là cao, xoay chiều hay một chiều. Các cổng logic được chế tạo ra có thể giao tiếp với hầu hết các loại tải nhưng các cổng đều có dòng thấp, áp thấp thì chúng thúc tải như thế nào? Tải có ảnh hưởng gì trở lại cổng logic không? Phần này sẽ trình bày một số khả năng của cổng logic khi giao tiếp với các loại tải khác nhau : Led đơn rất hay được sử dụng để hiển thị ở các vi mạch điện tử, áp rơi trên nó dưới 2V, dòng qua khoảng vài mA do đó nhiều cổng logic loại TTL và CMOS 74HC/HCT có thể thúc trực tiếp led đơn Tuy nhiên loại CMOS 4000, 14000 thì không thể do dòng vào ra mức cao và thấp đều rất nhỏ (dưới 1uA, và dưới 0,5mA) mặc dù chúng có thể hoạt động và cho áp lớn hơn loại 2 loại kia Mạch giao tiếp với led như hình 1.83 : Hình 6.26 Giao tiếp với LED R là điện trở giới hạn dòng cho led, cũng tuỳ loại cổng logic được sử dụng mà R cũng khác nhau thường chọn dưới 330 ohm (điện áp Vcc =5VDC) tuỳ theo việc lựa chọn độ sáng của led. 110 Ngoài led ra các cổng logic cũng có thể thúc trực tiếp các loại tải nhỏ khác như loa gốm áp điện (loa thạch anh) có dòng và áp hoạt động đều nhỏ, đây là loại loa có khả năng phát ra tần số cao. Mạch thúc cho loa gốm như hình 1.84 dưới đây Hình 6.27 Cổng logic thúc loa Lưu ý là loa gốm là tải có tính cảm kháng, khi cổng chuyển mạch có thể sinh dòng cảm ứng điện thế cao gây nguy hiểm cho transistor bên trong cổng vì vậy cần 1 diode mắc ngược với loa gốm để bảo vệ cổng. 4.2.3 Giao tiếp với tải lớn Do không đủ dòng áp để cổng logic thúc cho tải, mặt khác những thay đổi ở tải như khi ngắt dẫn độ ngột, khi khởi động đều có thể gây ra áp lớn, dòng lớn đổ về vượt quá sức chịu đựng của tải nên cần có các phần trung gian giao tiếp, nó có thể là transistor, thyristor, triac hay opto coupler tuy theo mạch. Hãy xét một số trường hợp cụ thể : a. Tải cần dòng lớn: Do dòng lớn vượt quá khả năng của cổng nên có thể dùng thêm transistor khuếch đại lên, khi tác động mức thấp dùng transistor pnp còn khi tác động mức cao nên dùng transistor loại npn 111 Hình 6.28 Giao tiếp với tải cần dòng lớn Khi này cần tính toán các điện trở phân cực cho mạch Giả sử tải cần dòng 100mA. Khi transistor dẫn bão hoà βs= 25 Vậy tính dòng IB = IC/25 = 4mA Þ R1 = (Vcc - VBE - VCE)/IB ≈ 1K R2 được thêm vào để giảm dòng rỉ khi transistor ngưng dẫn, R2 khoảng 10K Trường hợp tải cần dòng lớn hơn nữa ta có thể dùng transistor ghép Darlington để tăng dòng ra b. Tải cần áp lớn Khác với trường hợp tải cần dòng lớn, không thể dùng transistor làm tầng đệm vì cất cổng logic cấu tạo bởi các transistor bên trong rất nhạy, áp ngược chịu đựng của chúng không lớn lắm nên với áp tải lớn có thể làm chết chúng thậm chí làm chết luôn cả transistor đệm ở bên ngoài. Giải pháp trong trường hợp này là phải dùng thêm 1 transistor khác làm 112 nhiệm vụ cách li áp cao từ tải với cổng logic, cũng có thể dùng cổng đệm thúc chịu áp cao như 7407 Hình 6.29 Giao tiếp với tải cần áp lớn Ở hình trên transistor cách li điện thế Q1 hoạt động ở cùng điện thế như mạch TTL còn transistor thúc Q2 hoạt động ở điện áp theo yêu cầu của tải. Ở mức thấp Q1 dẫn để dòng vào Q2 làm nó dẫn và động cơ sẽ chạy. Trong mạch R1, R3 phân cực cho Q1, Q3 và quyết định dòng ra tải, còn R2, R4 dùng để giảm dòng rỉ, diode D để bảo vệ transistor Q2 không bị quá dV/dt... Còn với cổng CMOS tác động mức thấp và cả mức cao khi thúc tải thì cũng tương tự. Transistor darlington được thay thế (như hình 1.86) nếu thấy cần phải dòng lớn cho tải. Riêng với cổng TTL tác động mức cao thì có thể không cần transistor cách li cũng được nếu đủ dòng cho tải (do phân cực nghịch tiếp giáp BC). Tuy nhiên phải lưu ý rằng điện áp phân cực nghịch không được vượt quá giới hạn điện áp chịu đựng của mối nối BE (thông thường khoảng 60VDC). c. Tải hoạt động ở áp xoay chiều Áp xoay chiều ở đây là áp lưới 220V/50Hz hay dùng, với giá trị lớn như vậy nên cần cách li cổng logic với tải, một số linh kiện hay dùng để cách li là thyristor, triac, rờ le, ghép nối quang (opto coupler). Ở đây trình bày cách dùng thyristor và opto coupler. Cách dùng rờ le cũng giống như ở phần trước, với hai đầu cuộn dây rờ le ở bên transistor thúc còn chuyển mạch nằm bên tải. Dùng triac: 113 Transistor dùng đệm đủ dòng cho triac, các điện trở phân cực và mắc thêm để giảm dòng rỉ tính toán giống như trước. Triac được dùng cần quan tâm đến dòng thuận tối đa và điện áp nghịch đỉnh luôn nằm dưới giá trị định mức Hình 6.30 Giao tiếp với tải hoạt động ở điện áp xoay chiều Dùng kết nối quang: Cách này cách li hoàn toàn giữa mạch áp thấp và áp cao nhờ 1 opto couple như hình vẽ. Cổng logic tác động ở mức thấp làm opto dẫn kéo theo SCR được kích để mở tải. Áp 20VDC nuôi opto được chỉnh lưu từ nguồn xoay chiều, và ổn áp bởi diode zener. Mạch tác động mức cao cũng tương tự. Hình 6.31 Giao tiếp dùng kết nối quang 114 BÀI TẬP 1. Bộ đếm ở hình 3.19 bắt đầu ở trạng thái 0000, sau đó xung nhịp được đưa vào. Sau một thời gian, xung nhịp bị ngắt và FF bộ đếm hiển thị 0011. Có bao nhiêu xung nhịp đã xảy ra? 2. Xác định modul của bộ đếm trong hình 3.20 và tần số tại đầu ra QD khi tần số xung nhịp là 1Hz. 3. Cho giản đồ thời gian của một bộ đếm, vẽ sơ đồ của bộ đếm đó và giải thích hoạt động. 4. Hãy thiết kế bộ không đồng bộ N = 5 CLK QA QB QC QD 115 5. Hãy thiết kế bộ đếm đồng bộ N = 13. 6. Hãy thiết kế bộ đếm đồng bộ và không đồng bọ N = 23 7. Vẽ sơ đồ bộ ghi dịch nối tiếp 4 bit vừa dịch phải vừa dịch trái. 8. Nội dung thanh ghi nối tiếp dịch phải abcd = 0101, với d là cột có trọng số nhỏ nhất. dãy dữ liệu vào là 10011 (bit cuối cùng là bit có trọng số nhỏ nhất), được nạp tuần tự vào thanh ghi. hãy vẽ đồ thị thời gian của bốn đầu ra của các ff a, b, c, d sau 5 xung nhịp. 116 Bài 7: MẠCH GIAO TIẾP D/A, A/D 7.1. Mạch chuyển đổi số - tương tụ (dac) Trong kỹ thuật số, ta thấy đại lượng số có giá trị xác định là một trong hai khả năng là 0 hoặc 1, cao hay thấp, đúng hoặc sai, vv Trong thực tế chúng ta thấy rằng một đại lượng số (chẳng hạn mức điện thế) thực ra có thể có một giá trị bất kỳ nằm trong khoảng xác định và ta định rõ các giá trị trong phạm vi xác định sẽ có chung giá trị dạng số. Ví dụ: Với logic TTL ta có: Từ 0V đến 0,8V là mức logic 0, từ 2V đến 5V là mức logic 1 Như vậy thì bất kỳ mức điện thế nào nằm trong khoảng 0 – 0,8V đều mang giá trị số là logic 0, còn mọi điện thế nằm trong khoảng 2 – 5V đều được gán giá trị số là 1. Ngược lại trong kỹ thuật tương tự, đại lượng tương tự có thể lấy giá trị bất kỳ trong một khoảng giá trị liên tục. Và điều quan trọng hơn nữa là giá trị chính xác của đại lượng tương tự là là yếu tố quan trọng. Hầu hết trong tự nhiên đều là các đại lượng tương tự như nhiệt độ, áp suất, cường độ ánh sáng, Do đó muốn xử lý trong một hệ thống kỹ thuật số, ta phải chuyển đổi sang dạng đại lượng số mới có thể xử lý và điều khiển các hệ thống được. Và ngược lại có những hệ thống tương tự cần được điều khiển chúng ta cũng phải chuyển đổi từ số sang tương tự. Trong phần này chúng ta sẽ tìm hiểu về quá trình chuyển đổi từ số sang tương tự -DAC (Digital to Analog Converter). Chuyển đổi số sang tương tự là tiến trình lấy một giá trị được biểu diễn dưới dạng mã số ( digital code ) và chuyển đổi nó thành mức điện thế hoặc dòng điện tỉ lệ với giá trị số. Hình 7.1 minh họa sơ đồ khối của một bộ chuyển đổi DAC. 117 Hình 7.1: Sơ đồ khối của một DAC 7.1.2. Thông số kỹ thuật của bộ chuyển đổi DAC: Khi sử dụng hay thiết kế một DAC ta cần phải quan tâm đến thông số kỹ thuật sau: a. Độ phân giải: Độ phân giải liên quan đến số bít của một DAC.Nếu số ít là n thì trạng thái của tín hiệu số nhị phân đưa vào là 2n, tương ứng với tín hiệu ra sẽ có 2n mức điện thế khác nhau, do đó độ phân giải của machjlaf 1/2n. Độ phân giải càng bé thì điện thế ở đầu ra có dạng càng liên tục và càng gần với thực tế. Thí dụ mootjDAC 10 bít sẽ có 210 = 1024 mức điện thế khác nhau ở đầu ra và độ phân giải của mạch sẽ là 1/1024. b. Độ tuyến tính: Trong một DAC lý tưởng sự tăng tín hiệu đầu vào số sẽ tỷ lệ với sự tăng của tín hiệu tương tự ở đầu ra. Độ tuyến tính của một DAC phản ánh tính chính xác của yêu cầu này. c. Độ chính xác: Độ chính xác của một DAC cho biết sự khác biệt giữa trị số thực tế của Ura và trị số lý thuyết cho một giá trị bất kỳ của tín hiệu số đầu vào, sự khác biệt càng bé thì sự chính xác càng cao. d. Thời gian thiết lập: Khi tín hiệu đầu vào số của một DAC thay đổi, tín hiệu đầu ra không thể thay đổi ngay lập tức mà phải qua một thời gian nào đó được gọ là thời gian thiết lập. Thời gian thiết lập phản ánh tính tác động nhanh của một mạch, nó càng bé thì hoạt động càng nhanh. e. Độ nhạy nhiệt: 118 Với một giá trị đầu vào cố định, tín hiệu đầu ra của DAC thường hay thay đổi theo nhiệt độ, tính chất này được gọi là độ nhậy nhiệt của một DAC. 7.1.3. Mạch DAC dùng điện trở có trị số khác nhau. Hình 7.2: Sơ đồ mạch DAC có trị số điện trở khác nhau Trên hình 7.2. trình bày sơ đồ nguyên lý của DAC 4 bit dùng mạng điện trở trọng số. Trong phương pháp này để thực hiện biến đổi số – tương tự, người ta tạo ra một dòng điện I0 là tổng các dòng thành phần tương ứng Ik được chọn tương thích với mã số ở lối vào nhờ sự điều khiển bởi trạng thái các bit của mã số. Dòng I0 tỷ lệ với mã số lối vào được chuyển thành điện áp ra tỷ lệ với mã số nhị phân ở lối vào nhờ mạch khuếch đại thuật toán mắc theo kiểu cộng đảo pha. Điện áp ở lối ra của bộ DAC chính là điện áp ở lối ra của bộ khuếch đại thuật toán. Các dòng thành phần IK được xác định theo các giá trị các điện trở trọng số 2R, 4R, 8R, 16R và các bit nhị phân Bk theo các hệ thức sau đây: I1 = B1. Vref/2R; I2 = B2. Vref/4R; I3 = B3. Vref/8R; I4 = B4. Vref/16R; Từ sơ đồ ta có: V0 = - I0 R (7.2) I0 = Vref(B1/2 + B2/4 + B3/8 + B4/16)/R (7.3) V0 = Vref(B1/2 + B2/4 + B3/8 + B4/16) (7.4) Như vậy, điện áp ra tỷ lệ thuận với mã số lối vào theo hệ số tỷ lệ là điện áp chuẩn. Nhược điểm của mạch này là số bit càng tăng thì số điện trở khác nhau về giá trị cũng tăng, việc chọn các điện trở chính xác càng khó khăn hơn. Để khắc phục nhược điểm này người ta đã đưa ra loại DAC dùng mạng điện trở R– 2R loại này chỉ dùng có hai loại điện trở. 119 7.1.4. Mạch DAC dùng mạng điện trở R – 2R Khác với DAC dùng điện trở trọng số, mạch DAC sử dụng mạng điện trở R–2R chỉ cần dùng 2 loại giá trị điện trở. Nhưng so với các DAC dùng điện trở trọng số có cùng số bit thì số lượng điện trở đòi hỏi phải nhiều hơn. Sơ đồ nguyên lý bộ DA dùng mạng điện trở R – 2R được vẽ trên hình 7.3. Hình 7.3: Sơ đồ mạch DAC dùng mạng điện trở R – 2R Đối với DAC loại R – 2R, các chuyển mạch điện tử dù ở vị trí nào 1 hay 0 đều được nối đất: hoặc được nối đất thực sự (vị trí 0), hoặc được nối đất qua điểm đất ảo ở lối vào N (VN = 0) của mạch khuếch đại thuật toán (ở vị trí 1). Như vậy, dòng qua các điện trở nối với các chuyển mạch có giá trị cố định cho mỗi trở, không phụ thuộc vào trạng thái của mạch. Qua mỗi nút mạng của điện trở dòng điện lại giảm đi một nửa đúng với quy luật của mã nhị phân như trong hình vẽ. Chỉ bằng mạng điện trở R – 2R, cộng thêm bộ khuếch đại thuật toán, ta có thể xây dựng được một bộ chuyển đổi DAC. Điện trở phản hồi âm của mạch khuếch đại thuật toán nếu chọn đúng bằng R thì vùng biến thiên của điện áp ra sẽ phù hợp với kết quả tính toán cho DAC dùng điện trở trọng số. Điện áp ra trong trường hợp này cũng được xác định theo hệ thức (1). Tuy nhiên tuỳ theo yêu cầu cụ thể ta có thể chọn giá trị của nó xung quanh giá trị R. 120 7.1.5. Mạch DAC dùng 2n điện trở bằng nhau. DAC loại này có thể được xây dựng bằng cách sử dụng 2n điện trở có cùng 1 trị số R. Trong đó n là số bit của bộ DAC. Ngoài số điện trở trên, DAC loại này cần đòi hỏi có (2n - 1) chuyển mạch điện tử. Trên hình 7.4 trình bày sơ đồ nguyên lý bộ biến đổi DAC 3 bit thuộc loại này. Hình 7.4: Sơ đồ mạch DAC dùng 2n điện trở bằng nhau Do phương pháp này đòi hỏi phải sử dụng một số lượng điện trở và chuyển mạch khá lớn nên DAC loại này được sản xuất theo công nghệ MOS – LSI (vi mạch cỡ lớn MOS). Các điện trở được ghép nối tiếp với nhau để tạo thành mạch chia điện áp. Mạch này tách điện áp chuẩn Vref thành 2n mức. Các chuyển mạch được ghép nối heo hình cây và được điều khiển bằng mã số ở lối vào. Mạch khuếch đại thuật toán ở đây được mắc theo sơ đồ lặp lại điện áp. 7.2. MẠCH CHUYỂN ĐỔI TƯƠNG TỰ - SỐ (ADC) 7.2.1. Tổng quát về chuyển đổi ADC Bộ biến đổi tương tự số ADC là mạch biến đổi tín hiệu tương tự thành tín hiệu số có mã số tỉ lệ với giá trị biên độ tín hiệu tương tự ở lối vào. Giá trị của mã nhị phân ở lối ra của DAC biễu diễn độ lớn của tín hiệu tương tự tại thời điểm thực hiện phép biến đổi. 121 Hình 7.7: Sơ đồ tổng quát của một lớp ADC 7.2.2. Các chỉ tiêu kỹ thuật chủ yếu của ADC - Độ phân giải Độ phân gải của một ADC biểu thị bằng số bit của tín hiệu số đầu ra. Số lượng bit nhiều sai số lượng tử càng nhỏ, độ chính xác càng cao. - Dải động, điện trở đầu vào. Mức logic của tín hiệu số đầu ra và khả năng chịu tải (nối vào đầu vào). - Độ chính xác tương đối Nếu lý tưởng hóa thì tất cả các điểm chuyển đổi phải nằm trên một đường thẳng. Độ chính xác tương đối là sai số của các điểm chuyển đổi thực tế so với đặc tuyến chuyển đổi lý tưởng. Ngoài ra còn yêu cầu ADC không bị mất bit trong toàn bộ phạm vi công tác. - Tốc độ chuyển đổi Tốc độ chuyển đổi được xác định thời gian bởi thời gian cần thiết hoàn thành một lần chuyển đổi A/D. Thời gian này tính từ khi xuất hiện tín hiệu điều khiển chuyển đổi đến khi tín hiệu số đầu ra đã ổn định. - Hệ số nhiệt độ Hệ số nhiệt độ là biến thiên tương đối tín hiệu số đầu ra khi nhiệt độ biến đổi 10C trong phạm vi nhiệt độ công tác cho ph ép với điều kiện mức tương tự đầu vào không đổi. - Tỉ số phụ thuộc công suất 122 Giả sử điện áp tương tự đầu vào không đổi, nếu nguồn cung cấp cho ADC biến thiên mà ảnh hưởng đến tín hiệu số đầu ra càng lớn thì tỉ số phụ thuộc nguồn càng lớn. - Công suất tiêu hao. 7.2.3. Mạch lấy mẫu và duy trì mẫu Một vài loại DAC đòi hỏi tín hiệu giữ nguyên không đổi trong thời gian thực hiện quá trình biến đổi, còn đối với một số khác điều kiện trên không cần thiết. Đối với loại DAC đòi hỏi tín hiệu không đổi trong quá trình biến đổi thì có thể dùng mạch lấy mẫu và duy trì mẫu đặt vào giữa lối vào của bộ DAC. Mạch duy trì mẫu và lấy mẫu có chức năng sau: lấy mẫu ở những thời điểm xác định và duy trì giá trị đó cho đến thời điểm lấy mẫu tiếp theo. U t 7.5.a) 7.5.b) 7.5.c) Hình 7.5: Dạng tín hiệu vào ra t t U U 123 Hình 7.5. Trình bày dạng tín hiệu lối vào và ra của mạch lấy mẫu và duy trì mẫu. Trong đó: hình 7.5.a là tín hiệu tương tự, hình 7.5.b là dãy xung điều khiển hoạt động bộ lấy mẫu, hình 7.5.c là tín hiệu ra của bộ lấy mẫu. Một mạch duy trì mẫu và lấy mẫu được sử dụng phổ biến có sơ đồ như hình 7.6. Trong sơ đồ 7.6, quá trình tích mẫu và duy trì được thực hiện bởi hai transistor loại FET hoặc MOSFET: T1 và T2. Khi lấy mẫu thì T1 thông, T2 ngắt. Trạng thái duy trì được thực hiện khi T1 ngắt T2 thông. 7.2.4. Mạch ADC dùng điện áp tham chiếu nấc thang: Trên hình 7.7 giới thiệu sơ đồ khối của bộ ADC kiểu bậc thang. Nguyên tắc hoạt động của nó như sau: Chu trình biến đổi bắt đầu khi xung start xoá bộ đếm nhị phân n bit. Với Vo nhỏ hơn Vi lối ra bộ so sánh ở mức 1, cổng AND mở cho các xung Clock vào bộ đếm. Số đếm tăng dần tới khi Vo bắt đầu vượt quá VI, lối ra của bộ so sánh sẽ trở về 0 và khoá cổng AND lại. - + Vout OA2 - + OA1 Vin Xung lấy mẫu T2 T1 P N C Hình 7.6: Mạch duy trì và lấy mẫu - + OA1 VI DAC Bộ đếm n bit Bộ so sánh Clock Vo Start (Reset) Đầu ra số bit Hình 7.7: Sơ đồ khối bộ ADC 124 Mã số lối ra của bộ đếm lúc này tương ứng với độ lớn điện thế tương tự cần biến đổi. Nếu đo dạng sóng Vo trong một chu kỳ biến đổi, ta sẽ thấy một sóng hình bậc thang. ADC loại này có kết cấu đơn giản nhưng có nhược điểm là thời gian biến đổi phụ thuộc vào độ lớn điện thế cần biến đổi. 7.2.5. Mạch ADC gần đúng liên tiếp: Trên hình 7.8 vẽ sơ đồ khối của ADC bám sát. Nếu giá trị VI chỉ biến đổi quanh một giá trị nào đó thì loại ADC này tiện lợi hơn. nguyên tắc của nó là dùng bộ đếm lên/xuống. Mạch được thiết kế sao cho nếu Vo<VI (điện thế lối ra của bộ so sánh bằng 1), bộ đếm sẽ ở trạng thái đếm lên. Nếu Vo>VI (thế lối ra của bộ so sánh bằng 0) thì bộ đếm sẽ ở trạng thái đếm xuống. Như vậy thế lối ra của DAC có xu hướng bám sát thế lối vào cần biến đổi. BÀI TẬP 1. Giả sử ADC dạng sóng bậc thang ở hình 5.20 có các thông số sau đây: tần số xung nhịp = 1Mz; VT = 0.1mV; DAC có đầu ra cực đại = 10.23V và đầu vào 10 bit. Hãy xác định: a. Giá trị số tương đương cho VA = 3.728V b. Thời gian chuyển đổi - + OA1 VI DAC Bộ đếm tiến/lùi n bit. Bộ so sánh Clock Vo Đầu ra số n bit Hình 7.8: Mạch ADC gần đúng U/D 125 c. Độ phân giải của bộ chuyển đổi này. 2. So sánh thời gian chuyển đổi của ADC 10 bit có dạng sóng bậc thang và SAC 10 bit. Giả thiết cả hai đều áp dụng tần số xung nhịp 500kHz. 3. Hãy nêu nguyên nhân và cách làm nhỏ sai số lượng tử cảu ADC. 4. Hãy trình bày và giải thích các chỉ tiêu kỹ thuật chủ yếu của bộ biến đổi DAC. 126 TÀI LIỆU THAM KHẢO 1. Bùi Minh Tiêu: Kỹ thuật số: năm 1993 – NXB Đại học và trung học chuyên nghiệp. 2. Huỳnh Đắc Thắng – Cẩm nang thực hành vi mạch, tuyến tính TTL - CMOS – năm 1994 – NXB Khoa học và kỹ thuật. 3. Cơ sở kỹ thuật điện tử số, Vũ Đức Thọ, NXB Giáo dục. 5. Trần Thúy Hà – Điện tử số - năm 2006 – Học viên công nghệ bưu chính viễn thông.