Giáo trình Kỹ thuật xung - Số (Trình độ Cao đẳng) - Trường Cao đẳng nghề Lào Cai

4 15 1 1 1 1 15 16 0 0 0 0 0 - Mạch điện ứng dụng đếm lên không đồng bộ M = 16 dùng IC 74LS73 220 220220220 RESET LED4LED3LED2LED1 14J1 CP3K 2 R 13Q _ 12Q IC1A74LS73 7J5 CP10K 6 R 8Q _ 9Q IC1B 74LS73 14J1 CP3K 2 R 13Q _ 12Q IC2A 74LS73 7J5 CP10K 6 R 8Q _ 9Q IC2B 74LS73 A B C D Clock +5V Hình 4.1. Mạch ứng dụng đếm lên không đồng bộ M = 16 dùng IC 74LS73 4.1.2. Mạch đếm xuống không đồng bộ - Các ngõ ra và cách thức xoá mạch, đưa xung vào giống như ở trước. Ngõ ra Q của tầng FF đầu dổi trạng thái ở đổi cạnh xuống của xung vào các ngõ ra khác đổi trạng thái ở cạnh xuống của ngõ ra Q', tức là cạnh lên của ngõ ra Q0 của FF kề trước. Để ý rằng sau xung ck đầu tiên thì mạch se đếm ngay lên số đếm cao nhất là 15 rồi dần dần xuống 14, cho tới 0 tổng cộng sau 15 xung ck và tới xung ck thứ 16 mạch sẽ tự động xoá về 15 để đếm xuống trở lại. - Bảng chân lý mạch đếm xuống không đồng bộ M = 16 Bảng 4.2. Bảng chân lý mạch đếm xuống không đồng bộ M = 16 Xung vào Trạng thái ra ngay sau khi có xung Số thập phân tương ứng QD QC QB QA Xo¸ 1 1 1 1 15 1 1 1 1 0 14 104 2 1 1 0 1 13 3 1 1 0 0 12 4 1 0 1 1 11 5 1 0 1 0 10 6 1 0 0 1 9 7 1 0 0 0 8 8 0 1 1 1 7 9 0 1 1 0 6 10 0 1 0 1 5 11 0 1 0 0 4 12 0 0 1 1 3 13 0 0 1 0 2 14 0 0 0 1 1 15 0 0 0 0 0 16 1 1 1 1 15 - Mạch điện ứng dụng đếm xuống không đồng bộ M = 16 dùng IC 74LS73 220220 220 220RESET +5V Clock DCBA 7J5 CP10K 6 R 8Q _ 9Q IC2B 74LS73 14J1 CP3K 2 R 13Q _ 12Q IC2A 74LS73 7J5 CP10K 6 R 8Q _ 9Q IC1B 74LS73 14J1 CP3K 2 R 13Q _ 12Q IC1A74LS73 LED1 LED2 LED3 LED4 Hình 4.2. Mạch ứng dụng đếm xuống không đồng bộ M = 16 dùng IC 74LS73 4.1.3. Mạch đếm lên, đếm xuống không đồng bộ a. Mạch đếm lên Mạch đếm gồm 4 FF T mắc nối tiếp. Các ngõ vào T (hay J=K) của cả 4 tầng FF đều để trống hay nối lên +Vcc. Xung cần đếm được đưa vào ngõ ck tác động cạnh xuống của tầng FF đầu tiên (nó có thể là một chuỗi xung vuông có chu kì không cố định) 105 Các ngõ ra Q lần lượt được nối tới ngõ vào đếm ck của tầng sau nó (nếu có). Chúng được đặt tên là Q0 (LSB), Q1, Q2, Q3 (MSB) Hình 4.3. Bộ đếm nhị phân 4 bit không đồng bộ cơ bản b. Mạch đếm xuống Mạch đếm xuống nhị phân 4 bit. Ngõ ra Q lần lượt của tầng trước sẽ được nối đến ngõ vào ck của tầng sau đó. Xung đếm ck vẫn tác động ở mức thấp Hình 4.4. Mạch đếm xuống 4 bit không đồng bộ Các ngõ ra và cách thức xoá mạch, đưa xung vào giống như ở trước. Ngõ ra Q của tầng FF đầu dổi trạng thái ở đổi cạnh xuống của xung vào các ngõ ra khác đổi trạng thái ở cạnh xuống của ngõ ra Q', tức là cạnh lên của ngõ ra Q0 của FF kề trước. Dạng sóng ở ngõ vào và các ngõ ra cùng với mức logic sau mỗi xung vào và kết quả số đếm được trình bày như hình dưới đây. Để ý rằng sau xung ck đầu tiên thì mạch se đếm ngay lên số đếm cao nhất là 15 rồi dần dần xuống 14, cho tới 0 tổng cộng sau 15 xung ck và tới xung ck thứ 16 mạch sẽ tự động xoá về 15 để đếm xuống trở lại. 4.1.4. Mạch đếm đồng bộ - Các Flip – Flop đều chịu tác động điều khiển của một xung đồng hồ duy nhất, đó là xung đếm đầu vào. Vậy sự chuyển đổi trạng thái của chúng là đồng bộ * Đếm lên đồng bộ M = 16 Bảng trạng thái và dạng sóng đếm lên của mạch đếm đồng bộ hoàn toàn giống như ở mạch đếm không đồng bộ 106 Hình 4.5. Mạch đếm lên đồng bộ M = 16 * Đếm đồng bộ lên xuống M = 16 - Ta có thể xây dựng mạch đếm đồng bộ xuống giống như cách đã làm với mạch đếm không đồng bộ tức là dùng các đầu ra đảo của FF để điều khiển các đầu vào T của tầng kế tiếp. Như vậy với mạch đếm xuống mod 16 thì đầu ra Q sẽ được nối tới T1, T2, T3 và bộ đếm sẽ đếm xuống từ 15, 14, 13, rồi về 0 để reset trở lại 15. - Bây giờ thêm 1 ngõ điều khiển chế độ đếm giống như bên mạch đếm lên xuống không đồng bộ ta đã có mạch đếm lên xuống đồng bộ. K = 1(up) đếm lên, K = 0(down) đếm xuống. Mạch được xây dựng như hình sau (lưu ý xung ck tác động cạnh lên) Hình 4.6. Mạch đếm xuống đồng bộ M = 16 4.1.5. Mạch đếm vòng Mạch đếm vòng có cấu trúc cơ bản là thanh ghi dịch với ngõ ra tầng sau cùng được đưa về ngõ vào tầng đầu. Hình dưới là mạch đếm vòng 4 bit dùng FF D. 107 Hình 4.7. Mạch đếm vòng 4 bit 4.1.6. Mạch đếm với số đếm đặt trước Nhiều bộ đếm song song ở dạng IC tích hợp được thiết kế để có khả năng nạp trước số cần đếm thay vì 0 như ta thường thấy. Số đặt trước là bất kì trong những số có thể ra của mạch và mạch có thể đếm lên hay đếm xuống 1 cách đồng bộ hay không đồng bộ từ số này.Việc này giống như là nạp song song ở ghi dịch vậy, bằng cách tận dụng ngõ Cl và Pr (ngõ không đồng bộ độc lập với ck). Cấu trúc mạch với 3 tầng FF được minh hoạ như hình và hoạt động nạp được thực hiện như sau: Hình 4.6 Giả sử mạch đang đếm hay dừng ở 1 số đếm nào đó. Đưa sẵn số đếm có trạng thái cần nạp vào ngõ A B C. Đặt một xung mức thấp vào đầu LD (parallel load), xung này sẽ cho phép trạng thái logic ABC qua cổng Nand để đưa vào 3 tầng FF qua 3 ngõ Pr hay Cl (tuỳ thuộc bit mức thấp hay cao). Kết quả là Q0 = A, Q1 = B, Q2 = C. Khi LD lên cao trở lại, lúc này nếu có xung nhịp Ck thì mạch sẽ tiếp tục đếm từ số vừa nạp (trước đó ck và các ngõ T không có tác dụng). Hình 4.8. Mạch đếm đặt trước 3 bit. 4.2. Thanh ghi 108 - Còn gọi là bộ ghi dịch có cấu tạo gồm nhiều FF kết nối với nhau thực hiện chức năng ghi nhận dữ liệu và tùy theo tín hiệu điều khiển, có thể dịch chuyển dữ liệu ghi sang phải hoặc sang trái, theo tác động của xung nhịp - Có 2 cách ghi là song song hoặc nối tiếp + Ghi song song: Các bít của từ nhị phân được ghi đồng thời một lúc vào ổ ghi + Ghi nối tiếp: Các bít của từ nhị phân được đưa vào bộ ghi dịch một cách tuần tự theo thứ tự của nhị phân 4.2.1.Thanh ghi vào nối tiếp ra song song dịch phải - Bảng chân lý mạch thanh ghi vào nối tiếp ra song song dịch phải Bảng 4.3. Mạch thanh ghi vào nối tiếp ra song song dịch phải - Mạch thanh ghi vào nối tiếp ra song song dịch phải Hình 4.9. Mạch thanh ghi vào nối tiếp ra song song dịch phải - Khi cho một xung kim âm tác động vào lối xóa, các lối ra Q của cae 4 FF trong bộ ghi đều ở trạng thái 0 - Muốn ghi ta phải đưa các bít thông tin nối tiếp về thời gian truyền lần lượt vào lối vào nối tiếp theo sự điều khiển đồng bộ của các xung nhịp. Cứ sau mỗi xung nhịp, trạng thái của các trigo lại được xác lập theo thông tin ở lối vào D của nó. - Sau khi kết thúc quá trình ghi muốn đưa dữ liệu ra ở các lối ra song song ta đặt mức 1 ở lối điều khiển ra, lối ra của các cửa AND ở lối ra song song sẽ được xác lập theo 109 trạng thái Q1, Q2, Q3, Q4 qua các trigo trong bộ ghi. Trong cách điều khiển dữ liệu ra song song này thông tin trong bộ ghi vẫn được duy trì 4.2.2. Thanh ghi vào nối tiếp ra song song dịch trái - Bảng chân lý mạch thanh ghi vào nối tiếp ra song song dịch trái Bảng 4.4. Mạch thanh ghi vào nối tiếp ra song song dịch trái - Mạch thanh ghi vào nối tiếp ra song song dịch trái Hình 4.10. Mạch thanh ghi vào nối tiếp ra song song dịch trái - Cấu trúc của bộ ghi này cũng tương tự như bộ ghi dịch phải nó chỉ khác trật tự sắp xếp các FF trong bộ ghi. Quá trìnhđiều khiển xóa, điều khiển ghi vào và đưa dữ liệu ra hoàn toàn tương rự như bộ ghi dịch phải. 4.2.3. Thanh ghi vào song song ra song song * Mạch ghi dịch sáng dần tắt hẳn dùng IC 555, IC 74LS164, IC 74LS00 và LED đơn 110 14 7 +V 5V 7400 LED8 LED7 LED6 LED1 LED2 LED3 LED4 LED5Xung 555 74LS1641Dsa2Dsb 8CP 9 MR 13Q712Q611Q510Q46Q35Q24Q13Q0 220 220 220 220 220 220 220 220 Hình 4.11. Mạch ghi dịch sáng dần tắt hẳn dùng IC 555, IC 74LS164, IC 74LS00 và LED đơn * Mạch ghi dịch sáng dần tắt dần dùng IC 555, IC 74LS164, IC 74LS00 và LED đơn 14 7 + C1 1uF 1k +V 5V 7400 LED8 LED7 LED6 LED1 LED2 LED3 LED4 LED5Xung 555 74LS1641Dsa2Dsb 8CP 9 MR 13Q712Q611Q510Q46Q35Q24Q13Q0 220 220 220 220 220 220 220 220 Hình 4.12. Mạch ghi dịch sáng dần tắt dần dùng IC 555, IC 74LS164, IC 74LS00 và LED đơn 111 CÂU HỎI ÔN TẬP Câu hỏi 1. Trình bày các kiến thức cơ bản về mạch đếm lên không đồng bộ M = 16 ? Câu hỏi 2. Trình bày các kiến thức cơ bản về mạch đếm xuống không đồng bộ M = 16 ? Câu hỏi 3. Trình bày điểm khác biệt cơ bản giữa mạch đếm đồng bộ và không đồng bộ ? Câu hỏi 4. Trình bày các kiến thức cơ bản về thanh ghi ? 112 Phần: HƯỚNG DẪN THỰC HÀNH 1. Mạch đếm lên M = 16 dùng IC 7473 và LED đơn PHIẾU HƯỚNG DẪN THỰC HÀNH CÔNG VTÊC: Lắp ráp, khảo sát mạch đếm lên M = 16 dùng IC 7473 và LED đơn 1/B4/MĐ18 Bước công việc Nội dung Yêu cầu kỹ thuật Dụng cụ, trang thiết bị Ghi chú Bước 1 - Lựa chọn dụng cụ, thiết bị, vật tư - Lựa chọn đúng đủ dụng cụ, thiết bị, vật tư - Dao, kìm cắt, bo cắm - Đồng hồ vạn năng, - Nguồn điện DC - Điện trở, IC, Led đơn Bước 2 - Kiểm tra dụng cụ, thiết bị, vật tư - Lựa chọn phù hợp - Thao tác đúng, chuẩn xác - Dao, kìm cắt, bo cắm - Đồng hồ vạn năng, - Nguồn điện DC - Điện trở, IC, Led đơn Bước 3 - Lắp IC - Lắp R - Lắp Led - Dây nối - Các linh kiện, dây kết nối bố trí hợp lý, chắc chắn, vuông góc, gọn gàng - Điện trở, IC, Led đơn Bước 4 - Cấp nguồn - Khảo sát các trường hợp, kiểm nghiệm lại theo bảng chân lý - Lựa chọn phù hợp - Thao tác đúng, chuẩn xác - Nguồn điện DC 113 2. Mạch đếm xuống M = 16 dùng IC 7473 và LED đơn PHIẾU HƯỚNG DẪN THỰC HÀNH CÔNG VTÊC: Lắp ráp, khảo sát mạch đếm xuống M = 16 dùng IC 7473 và LED đơn • 2/B4/MĐ18 Bước công việc Nội dung Yêu cầu kỹ thuật Dụng cụ, trang thiết bị Ghi chú Bước 1 - Lựa chọn dụng cụ, thiết bị, vật tư - Lựa chọn đúng đủ dụng cụ, thiết bị, vật tư - Dao, kìm cắt, bo cắm - Đồng hồ vạn năng, - Nguồn điện DC - Điện trở, IC, Led đơn Bước 2 - Kiểm tra dụng cụ, thiết bị, vật tư - Lựa chọn phù hợp - Thao tác đúng, chuẩn xác - Dao, kìm cắt, bo cắm - Đồng hồ vạn năng, - Nguồn điện DC - Điện trở, IC, Led đơn Bước 3 - Lắp IC - Lắp R - Lắp Led - Dây nối - Các linh kiện, dây kết nối bố trí hợp lý, chắc chắn, vuông góc, gọn gàng - Điện trở, IC, Led đơn Bước 4 - Cấp nguồn - Khảo sát các trường hợp, kiểm nghiệm lại theo bảng chân lý - Lựa chọn phù hợp - Thao tác đúng, chuẩn xác - Nguồn điện DC 3. Mạch ghi dịch sáng dần tắt hẳn dùng IC 74LS164, IC 74LS00 và LED đơn 114 PHIẾU HƯỚNG DẪN THỰC HÀNH CÔNG VTÊC: Lắp ráp, khảo sát mạch ghi dịch sáng dần tắt hẳn dùng IC 555, IC 74LS164, IC 74LS00 và LED đơn 3/B4/MĐ18 Bước công việc Nội dung Yêu cầu kỹ thuật Dụng cụ, trang thiết bị Ghi chú Bước 1 - Lựa chọn dụng cụ, thiết bị, vật tư - Lựa chọn đúng đủ dụng cụ, thiết bị, vật tư - Dao, kìm cắt, bo cắm - Đồng hồ vạn năng, - Nguồn điện DC - Điện trở, IC, Led đơn Bước 2 - Kiểm tra dụng cụ, thiết bị, vật tư - Lựa chọn phù hợp - Thao tác đúng, chuẩn xác - Dao, kìm cắt, bo cắm - Đồng hồ vạn năng, - Nguồn điện DC - Điện trở, IC, Led đơn Bước 3 - Lắp IC - Lắp R - Lắp Led - Dây nối - Các linh kiện, dây kết nối bố trí hợp lý, chắc chắn, vuông góc, gọn gàng - Điện trở, IC, Led đơn Bước 4 - Cấp nguồn - Khảo sát các trường hợp, kiểm nghiệm lại theo bảng chân lý - Lựa chọn phù hợp - Thao tác đúng, chuẩn xác - Nguồn điện DC 4. Mạch ghi dịch sáng dần tắt dần dùng IC 74LS164, IC 74LS00 và LED đơn 115 PHIẾU HƯỚNG DẪN THỰC HÀNH CÔNG VTÊC: Lắp ráp, khảo sát mạch ghi dịch sáng dần tắt dần dùng IC 555, IC 74LS164, IC 74LS00 và LED đơn 4/B4/MĐ18 Bước công việc Nội dung Yêu cầu kỹ thuật Dụng cụ, trang thiết bị Ghi chú Bước 1 - Lựa chọn dụng cụ, thiết bị, vật tư - Lựa chọn đúng đủ dụng cụ, thiết bị, vật tư - Dao, kìm cắt, bo cắm - Đồng hồ vạn năng, - Nguồn điện DC - Điện trở, IC, Led đơn Bước 2 - Kiểm tra dụng cụ, thiết bị, vật tư - Lựa chọn phù hợp - Thao tác đúng, chuẩn xác - Dao, kìm cắt, bo cắm - Đồng hồ vạn năng, - Nguồn điện DC - Điện trở, IC, Led đơn Bước 3 - Lắp IC - Lắp R - Lắp Led - Dây nối - Các linh kiện, dây kết nối bố trí hợp lý, chắc chắn, vuông góc, gọn gàng - Điện trở, IC, Led đơn Bước 4 - Cấp nguồn - Khảo sát các trường hợp, kiểm nghiệm lại theo bảng chân lý - Lựa chọn phù hợp - Thao tác đúng, chuẩn xác - Nguồn điện DC Bài 5: BỘ NHỚ 116 Phần: KIẾN THỨC LÝ THUYẾT 5.1. ROM 5.1.1. Cấu trúc ROM Bộ nhớ chỉ đọc ROM (Read-only memory) là mạch tích hợp được lập trình với dữ liệu cụ thể từ khi được sản xuất. ROM được sử dụng không chỉ trong máy tính, mà trong hầu hết các thiết bị điện tử, công nghệ thông tin khác, và bộ nhớ này đôi khi cũng được coi như là một firmware. ROM (còn gọi là bộ nhớ cố định) vì dữ liệu trong ROM không dễ gì thay đổi Phần tử nhớ trong ROM rất đơn giản do đó IC ROM có độ tích hợp cao. ROM khi chế tạo nhà máy sản xuất đã nạp sẵn dữ liệu, nội dung đó không thể thay đổi trong quá trình sử dụng. Bộ nhớ ROM có thể được chế tạo bằng công nghệ transistor lưỡng cực, matrix diode, công nghệ MOSFET. Dữ liệu được lưu trữ trong ROM có tính bất biến. Nghĩa là dữ liệu sẽ không hề mất đi khi thiết bị bị ngắt điện 5.1.2. Cấu trúc ma trận nhớ Hình 5.1. Cấu trúc ma trận nhớ 5.1.3. Cấu trúc tế bào ROM Các tế bào nhớ hoặc từ nhớ trong ROM được sắp xếp theo dạng ma trận mà mỗi phần tử chiếm một vị trí xác định bởi một địa chỉ cụ thể và nối với ngõ ra một mạch giải mã địa chỉ bên trong IC Nếu mỗi vị trí chứa một tế bào nhớ ta nói Rom có tổ chức bít và mỗi vị trí là một từ nhớ ta có tổ chức từ 5.1.4. Cấu trúc tế bào PROM Về mặt cấu trúc, PROM cũng bao gồm một mạng lưới các cột và hàng giống như trên các ROM thông thường. Sự khác biệt nằm ở chỗ tại mỗi giao điểm của một cột và hàng trong PROM có một cầu chì kết nối. Một dòng điện được truyền qua một cột sẽ đi qua cầu chì trong giao điểm đến một hàng, biểu thị giá trị 1. Bởi tất cả các ô đều có cầu chì nên trạng thái ban đầu (trống) của chip PROM là 1. Để thay đổi giá trị của một ô thành 0, lập trình viên sẽ gửi một dòng điện nhất định tới ô đó. Điện áp cao hơn phá vỡ kết nối giữa cột và hàng bằng cách đốt cháy các cầu n m Ma trận AND Ma trận OR 117 chì. Quá trình này được gọi là đốt PROM. PROM chỉ có thể được lập trình một lần. Chúng cũng "mỏng manh" hơn ROM. Một dòng điện tĩnh cũng có thể dễ dàng khiến các cầu chì trong PROM cháy, làm thay đổi giá trị từ 1 thành 0. Tuy nhiên các PROM trống có giá thành hợp lý và rất hữu ích trong việc sao chép dữ liệu mẫu cho ROM trước khi tiến hành quá trình sản xuất ROM vốn đã rất tốn kém. 5.1.5. EPROM Cho dù chi phí sản xuất từng con chip ROM không quá đắt đỏ nhưng nếu xét về tổng thể, trên một số lượng lớn thì việc sản xuất ROM và PROM là một khoản đầu tư mạo hiểm. Do đó, EPROM (Erasable Programmable Read-Only Memory) xuất hiện để giải quyết vấn đề này. Các chip EPROM có thể được viết lại nhiều lần. Việc xóa EPROM đòi hỏi phải cần tới một công cụ đặc biệt, công cụ này phát ra một tần số tia cực tím (UV) nhất định. EPROM được lập trình bằng cách một lập trình viên sẽ cung cấp điện áp ở các mức được chỉ định cho EPROM, điện áp này tùy thuộc vào loại EPROM được sử dụng. Trong một EPROM, có hai bóng bán dẫn tại mỗi ô ở mỗi nút giao. Hai bóng bán dẫn được tách biệt với nhau bởi một lớp oxit mỏng. Một trong các bóng bán dẫn này được gọi là cổng nổi và chiếc còn lại có nhiệm vụ là cổng điều khiển. Liên kết duy nhất từ cổng nổi (floating gate) tới hàng (wordline) là thông qua cổng điều khiển, miễn là liên kết này được đặt đúng chỗ, tại ô có giá trị là 1. Để thay đổi giá trị thành 0 đòi hỏi một quá trình được gọi là "đường hầm" Fowler-Nordheim. “Đường hầm” này được sử dụng để thay đổi vị trí của các electron trong cổng nổi. Một điện tích, thường là 10-13 volt, sẽ được chuyền đến các cổng nổi. Dòng điện đến từ các cột (bitline) sẽ đi vào cổng nổi và rút xuống đất. Dòng điện này làm cho bóng bán dẫn ở cổng nổi hoạt động như một khẩu súng điện tử. Các electron bị kích thích được đẩy qua và bị mắc kẹt ở phía bên kia của lớp oxit mỏng ngăn cách giữa 2 bóng bán dẫn, và mang trong mình một điện tích âm. Những electron mang tích điện âm này hoạt động như một rào cản giữa cổng điều khiển và cổng nổi. Một thiết bị được gọi là tế bào cảm biến sẽ theo dõi dòng điện đi qua cổng nổi. Nếu dòng điện qua cổng lớn hơn 50% điện tích, nó có giá trị là 1. Còn nếu điện tích đi qua các giảm xuống dưới ngưỡng 50 phần trăm, giá trị sẽ thay đổi thành 0. Tất cả các cổng tại các giao điểm trong một EPROM trống hoàn toàn mở, cho mỗi ô một giá trị là 1. Để viết lại EPROM, bạn phải tiến hành xóa nó trước. Để xóa EPROM, bạn phải sử dụng một nguồn năng lượng đủ mạnh để vượt qua các electron mang điện tích âm đang bám chặn ở các cổng nổi. Ánh sáng tia cực tím ở tần số 253,7 là một nguồn năng lượng lý tưởng cho việc xóa một EPROM tiêu chuẩn, bởi vì ở tần số đặc biệt này tia UV sẽ không thể xuyên qua hầu hết các loại nhựa hoặc kính, trong khi mỗi 118 chip EPROM có một cửa sổ thạch anh ở phía trên. Để quá trình xóa EPROM diễn ra bình thường. Con chip này phải được đặt rất gần nguồn sáng UV, trong vòng 1 hoặc 2 inch. Quá trình xóa EPROM sẽ không diễn ra có chọn lọc, nó sẽ xóa toàn bộ EPROM. EPROM phải được lấy ra khỏi thiết bị và đặt dưới ánh sáng tia cực tím của công cụ xóa EPROM trong vài phút. Nếu để quá lâu EPROM có thể sẽ bị xóa hoàn toàn. 5.2. RAM RAM có thể lưu trữ dữ liệu đến khi nào chip vẩn còn được cấp điện. Ngày nay RAM lưỡng cực tĩnh được chế tạo theo công nghệ TTL, công nghệ ECL đã đạt đến dung lượng nhớ hơn 16Kbit, thời gian truy xuất dưới 10ns và công suất tiêu thụ dưới 0,1mW/bit và công nghệ NMOS, CMOS, HMOS, MIXMOS, XMOS với dung lượng 256Kb, thờigian truy xuất thấp đến 15ns. 5.2.1. Cấu trúc RAM Các IC RAM thường được dùng làm bộ nhớ trong máy tính. Chip nhớ giao diện với CPU phải đủ nhanh mới đáp ứng được các lệnh đọc và ghi của CPU. Không phải tất cả các loại RAM đều có đặc điểm thời gian như nhau. 5.2.2. Cấu trúc tế bào RAM Ram động có tế bào nhớ là một FF. RAM động dùng kỹ thuật MOS để lưu trữ các bit 0 hay 1 trong các điện dung bẩm sinh giữa cửa và lớp nền cảu transistor MOS. Dữ liệu này lưu trữ ở tụ này không được duy trì lâu vì sự rỉ của tụ cũng như của các transistor MOS chung quanh nên cần được làm tươi (refresh) trong khoảng vào mili giây (nếu không tụ xả điện sẽ mất dữ liệu). Sự làm tươi tụ cần phải có bộ điều khiển (Dynamic Memory Controller) bên ngoài và trên cùng vi mạch. Và đây cũng là nhược điểm của RAM động so với RAM tĩnh. Nhưng ngược lại RAM tĩnh cũng có nhiều ưu điểm như: dung lượng nhớ, tốc độ, công suất tiêu thụ, giá thành hạ. Ngày nay RAM động được chế tạo theo công nghệ như NMOS, CMOS, CHMOS, XMOS với dung lượng nhớ trên Megabit, thời gian thâm nhập dưới 100ns và công suất tiêu tán rất nhỏ. 5.3. Mở rộng dung lượng bộ nhớ Giả sử ta cần mộ bộ nhớ có dung lượng chưa 32 từ 4 bit mà trong tay ta chỉ có các chip 16x4. Để tạo ra bộ nhớ có dung lượng 32x4 ta sẽ kết hợp 2 chip 16x4. Mỗi RAM được dùng để lưu trữ 16 từ 4 bit. 4 chân vào ra dữ liệu (I/O) của mỗi RAM được nối chung một bus dữ liệu 4 đường. Tại một thời điểm chỉ cho phép chọn một chip RAM để không nảy sinh vấn đề tranh chấp bus. 119 Vì tổng dung lượng của mô-đun nhớ này là 32x4 nên phải có 32 địa chỉ khác nhau, đòi hỏi đến 5 đường địa chỉ. Đường địa chỉ AB4 cùng để chọn một trong hai RAM (qua đầu vào ) được đọc ra hay ghi vào. 4 đường địa chỉ còn lại dùng để xác định một trong 16 vị trí ô nhớ của chip RAM được chọn. 5.3.1. Phương pháp mở rộng số đường địa chỉ Nếu bạn đã có phạm vi DHCP và địa chỉ khởi động và địa chỉ kết thúc hiện không bao gồm tất cả các địa chỉ cho mạng con đã cho, bạn có thể tăng số lượng địa chỉ trong phạm vi bằng cách mở rộng địa chỉ bắt đầu hoặc địa chỉ kết thúc trong thuộc tính phạm vi. Ví dụ sau đây Hiển thị mạng lớp C có các thiết đặt sau đây: Địa chỉ mạng: 192.168.1.0 mặt nạ mạng con: 255.255.255.0 Ví dụ này sẽ tạo ra một mạng lưới 254 lưu trữ phạm vi địa chỉ từ 192.168.1.1 đến 192.168.1.254. phạm vi mà bạn đã tạo có các thuộc tính sau đây: Khởi động địa chỉ: 192.168.1.50 End Address: 192.168.1.150 Mask mặt nạ: 255.255.255.0 Để tăng số lượng địa chỉ sẵn có cho máy khách, bạn có thể thay đổi địa chỉ bắt đầu hoặc địa chỉ kết thúc từ xa nhất là 1 và 254 tương ứng. Lưu ý Trong phiên bản cũ hơn của giao thức cấu hình máy chủ động (DHCP), bạn phải mở rộng địa chỉ bắt đầu hoặc địa chỉ kết thúc trong increments của 32. Điều này không còn là trường hợp nếu bạn đang chạy Microsoft Windows NT 4,0 Service Pack 6 trở lên. Nếu phạm vi của bạn đã bao gồm toàn bộ phạm vi và được sử dụng đầy đủ, bạn chỉ có hai tùy chọn khác: kết hợp hoặc lưới repers. Cả hai tùy chọn này yêu cầu bạn thực hiện các thay đổi kiến trúc đối với mạng của bạn. Chỉ cần thay đổi các tham số phạm vi DHCP không cung cấp cho bạn nhiều hơn nữa. DHCP chạy trên đầu trang của kiến trúc mạng con mạng của bạn và có thể đưa ra các địa chỉ bạn muốn. Luôn điều trị việc cần bung rộng phạm vi địa chỉ như một bài tập về kiến trúc mạng con trước hết. Sau khi bạn quyết định dùng kiến trúc nào, bạn có thể cấu hình cho DHCP để phù hợp với thiết kế mạng của bạn. 5.3.2. Phương pháp mở rông số đường dữ liệu Bus địa chỉ là các đường dẫn tín hiệu logic một chiều để truyền địa chỉ tham chiếu tới các khu vực bộ nhớ và chỉ ra dữ liệu được lưu giữ ở đâu trong không gian bộ nhớ. Trong qúa trình hoạt động CPU sẽ điều khiển bus địa chỉ để truyền dữ liệu giữa các khu vực bộ nhớ và CPU. Các địa chỉ thông thường tham chiếu tới các khu vực bộ nhớ hoặc các khu vực vào ra, hoặc ngoại vi. Dữ liệu được lưu ở các khu vực đó thường là 8bit (1 byte), 16bit, hoặc 32bit tùy thuộc vào cấu trúc từng loại vi xử lý/vi điều khiển. Hầu hết các vi điều khiển thường đánh địa chỉ dữ liệu theo khối 120 8bit. Các loại vi xử lý 8bit, 16bit và 32bit nói chung cũng đều có thể làm việc trao đổi với kiểu dữ liệu 8bit và 16bit. Chúng ta vẫn thường được biết tới khái niệm địa chỉ truy nhập trực tiếp, đó là khả năng CPU có thể tham chiếu và truy nhập tới trong một chu kỳ bus. Nếu vi xử lý có N bit địa chỉ tức là nó có thể đánh địa chỉ được 2N khu vực mà CPU có thể tham chiếu trực tiếp tới. Qui ước các khu vực được đánh địa chỉ bắt đầu từ địa chỉ 0 và tăng dần đến 2N-1. Hiện nay các vi xử lý và vi điều khiển nói chung chủ yếu vẫn sử dụng phổ biến các bus dữ liệu có độ rộng là 16, 20, 24, hoặc 32bit. Nếu đánh địa chỉ theo byte thì một vi xử lý 16bit có thể đánh địa chỉ được 216 khu vực bộ nhớ tức là 65,536 byte = 64Kbyte. Tuy nhiên có một số khu vực bộ nhớ mà CPU không thể truy nhập trực tiếp tới tức là phải sử dụng nhiều nhịp bus để truy nhập, thông thường phải kết hợp với việc điều khiển phần mềm. Kỹ thuật này chủ yếu được sử dụng để mở rộng bộ nhớ và thường được biết tới với khái niệm đánh địa chỉ trang nhớ khi nhu cầu đánh địa chỉ khu vực nhớ vượt quá phạm vi có thể đánh địa chỉ truy nhập trực tiếp. Ví dụ: CPU 80286 có 24bit địa chỉ sẽ cho phép đánh địa chỉ trực tiếp cho 224 byte nhớ. CPU 80386 và các loại vi xử lý mạnh hơn có không gian địa chỉ 32bit sẽ có thể đánh được tới 232 byte địa chỉ trực tiếp. Bus dữ liệu là các kênh truyền tải thông tin theo hai chiều giữa CPU và bộ nhớ hoặc các thiết bị ngoại vi vào ra. Bus dữ liệu được điều khiển bởi CPU để đọc hoặc viết các dữ liệu hoặc mã lệnh thực thi trong quá trình hoạt động của CPU. Độ rộng của bus dữ liệu nói chung sẽ xác định được lượng dữ liệu có thể truyền và trao đổi trên bus. Tốc độ truyền hay trao đổi dữ liệu thường được tính theo đơn vị là [byte/s]. Số lượng đường bit dữ liệu sẽ cho phép xác định được số lượng bit có thể lưu trữ trong mỗi khu vực tham chiếu trực tiếp. Nếu một bus dữ liệu có khả năng thực hiện một lần truyền trong 1 μs, thì bus dữ liệu 8bit sẽ có băng thông là 1Mbyte/s, bus 16bit sẽ có băng thông là 2Mbyte/s và bus 32bit sẽ có băng thông là 4Mbyte/s. Trong trường hợp bus dữ liệu 8bit với chu kỳ bus là T=1μs (tức là sẽ truyền được 1byte/1chu kỳ) thì sẽ truyền được 1 Mbyte trong 1s hay 2Mbyte trong 2s. Bus điều khiển Bus điều khiển phục vụ truyền tải các thông tin dữ liệu để điều khiển hoạt động của hệ thống. Thông thường các dữ liệu điều khiển bao gồm các tín hiệu chu kỳ để đồng bộ các nhịp chuyển động và hoạt động của hệ thống. Bus điều khiển thường được điều khiển bởi CPU để đồng bộ hóa nhịp hoạt động và dữ liệu trao đổi trên các bus. Trong trường hợp vi xử lý sử dụng dồn kênh bus dữ liệu và bus địa chỉ tức là một phần hoặc toàn bộ bus dữ liệu sẽ được sử dụng chung chia sẻ với bus địa chỉ thì cần một tín hiệu điều khiển để phân nhịp truy nhập cho 121 phép chốt lưu trữ thông tin địa chỉ mỗi khi bắt đầu một chu kỳ truyền. Một ví dụ về các chu kỳ bus và sự đồng bộ của chúng trong hoạt động của hệ thống bus địa chỉ và dữ liệu dồn kênh được chỉ ra. Đây là hoạt động điển hình trong họ vi điều khiển 8051 và nhiều loại tương tự. 5.4. Giới thiệu IC 5.4.1 Chip EPROM M2732A Hiện nay trên thị trường có nhiều loại EPROM với dung lượng và thời gian truy xuất khác nhau. IC 2732A là loại EPROM NOMS nhỏ có dung lượng 4Kx8 hoạt động với nguồn điện +5V trong suốt tiến trình vận hành bình thường. Hình 5.1 minh họa sơ đồ chân và các chế độ hoạt động của IC này. IC M2732A có 12 đầu vài địa chỉ và 8 đầu ra dữ liệu. Hai đầu vào điều khiển là và . là đầu vào cho phép của chip, được sử dụng để đặt thiết bị vào chế độ có đợi khi năng lượng tiêu thụ giảm. Chân là đầu vào hai mục đích, có chức năng phụ thuộc vào chế độ hoạt động của thiết bị. cho phép đầu ra và được sử dụng để kiểm soát vùng đệm đầu ra dữ liệu của thiết bị, sao cho có thể nối thiết bị này với bus dữ liệu của bộ vi xử lý mà không xảy ra chanh chấp bus. Vpp là điện thế lập trình đặt biệt bắt buộc phải có trong suốt giai đoạn lập trình. Hình 5.2: (a) Kí hiệu logic của EPROM M2732A; (b) Sơ đồ chân; (c) Vỏ EPROM với cửa sổ tia tử ngoại; (d) Chế độ hoạt động của EPROM M2732A 5.4.2 Chip EPROM M27C64A IC EPROM M27C62A là loại EPROM có dung lượng lớn 8Kx8 và thời gian truy xuất là 150ns. Đây là loại EPROM đang phổ biến trên thị trường, có hai dạng vỏ khác nhau để người dùng có thể chọn lựa tuỳ theo nhu cầu. Hình 4.2 minh họa ký hiệu logic và chức năng của các chân EPROM M27C64A 122 5.4.3. IC SRAM MCM6264C Một loại IC SRAM thực tế hiện dàn có mặt trên thị trường là MCM6264C CMOS 8Kx8 với chu kỳ đọc và chu kỳ ghi là 12ns, công suất tiêu thụ ở chế độ standby chỉ là 100mW. Sơ đồ chân và hình dạng của IC này được minh họa trong hình 4.28. Hình 5.3: Chip EPROM M27C64A Hình 5.4: IC SRAM MCM6264C 123 CÂU HỎI ÔN TẬP Câu 2. Hãy tình bày kiến thức cơ bản về bộ nhớ ROM? Câu 3. Hãy tình bày kiến thức cơ bản về bộ nhớ RAM? 124 Phần: KIẾN THỨC THỰC HÀNH PHIẾU HƯỚNG DẪN THỰC HÀNH CÔNG VTÊC: Quan sát và xác định chức năng các chân IC M2732A, M27C64A, MCM6264C 1/B5/MĐ18 Bước công việc Nội dung Yêu cầu kỹ thuật Dụng cụ, trang thiết bị Ghi chú Bước 1 - Lựa chọn dụng cụ, thiết bị, vật tư - Lựa chọn đúng đủ dụng cụ, thiết bị, vật tư - Đồng hồ vạn năng, - IC Bước 2 - Kiểm tra dụng cụ, thiết bị, vật tư - Lựa chọn phù hợp - Thao tác đúng, chuẩn xác - Đồng hồ vạn năng, - IC Bước 3 Xác định chân IC và tìm hiểu chức năng các chân - Lựa chọn phù hợp - Thao tác đúng, chuẩn xác - IC 125 BÀI 6: KỸ THUẬT ADC – DAC Phần : KIẾN THỨC LÝ THUYẾT 6.1. Mạch chuyển đổi số - tương tự (DAC) - Chuyển đổi số sang tương tự là tiến trình lấy một giá trị được biểu diễn dưới dạng mã số ( digital code ) và chuyển đổi nó thành mức điện thế hoặc dòng điện tỉ lệ với giá trị số. 6.1.1. Tổng quát về chuyển đổi DAC 6.1.2. Thông số kỹ thuật của bộ chuyể đổi DAC a. Độ phân giải - Độ phân giải (resolution) của bộ biến đổi DAC được định nghĩa là thay đổi nhỏ nhất có thể xảy ra ở đầu ra tương tự bởi kết qua của một thay đổi ở đầu vào số. - Độ phân giải của DAC phụ thuộc vào số bit, do đó các nhà chế tạo thường ấn định độ phân giải của DAC ở dạng số bit. DAC 10 bit có độ phân giải tinh hơn DAC 8 bit. DAC có càng nhiều bit thì độ phân giải càng tinh hơn. - Độ phân giải luôn bằng trọng số của LSB. Còn gọi là kích thước bậc thang (step size), vì đó là khoảng thay đổi của Vout khi giá trị của đầu vào số thay đổi từ bước này sang bước khác. Hình 6.1. Sơ đồ tổng quát Mạch chuyển đổi số - tương tự Hình 6.2. Dạng sóng bậc thang của chuyển đổi số - tương tự 126 - Dạng sóng bậc thang có 16 mức với 16 thạng thái đầu vào nhưng chỉ có 15 bậc giữa mức 0 và mức cực đại. Với DAC có N bit thì tổng số mức khác nhau sẽ là 2N, và tổng số bậc sẽ là 2N – 1. - Do đó độ phân giải bằng với hệ số tỷ lệ trong mối quan hệ giữa đầu vào và đầu ra của DAC. Đầu ra tương tự = K x đầu vào số Với K là mức điện thế (hoặc cường độ dòng điện) ở mỗi bậc. - Như vậy ta có công thức tính độ phân giải như sau: Với là đầu ra cực đại ( đầy thang ) N là số bit - Nếu tính theo phần trăm ta có công thức như sau: Ví dụ: Một ADC 10 bit có kích thước bậc thang = 10mV. Hãy xác định điện thế đầu ra cực đại ( đầy thang ) và tỷ lệ % độ phân giải. Giải: DAC có 10 bit nên ta có Số bậc là 210 – 1 = 1023 bậc Với mỗi bậc là 10mV nên đầu ra cực đại sẽ là 10mVx1023 = 10.23V - Từ ví dụ trên cho thấy tỷ lệ phần trăm độ phân giải giảm đi khi số bit đầu vào tăng lên. Do đó ta còn tính được % độ phân giải theo công thức: Với mã đầu vào nhị phân N bit ta có tổng số bậc là 2N – 1 bậc. b. Độ chính xác - Có nhiều cách đánh giá độ chính xác. Hai cách thông dụng nhất là sai số toàn thang (full scale error) và sai số tuyến tính (linearity error) thường được biểu biễn ở dạng phần trăm đầu ra cực đại (đầy thang) của bộ chuyển đổi. - Sai số toàn thang là khoảng lệch tối đa ở đầu ra DAC so với giá trị dự kiến (lý tưởng), được biểu diễn ở dạng phần trăm. 127 - Sai số tuyến tính là khoảng lệch tối đa ở kích thước bậc thang so với kích thước bậc thang lý tưởng. - Điều quan trọng của một DAC là độ chính xác và độ phân giải phải tương thích với nhau. c. Sai số lệch - Theo lý tưởng thì đầu ra của DAC sẽ là 0V khi tất cả đầu vào nhị phân toàn là bit 0. Tuy nhiên trên thực tế thì mức điện thế ra cho trường hợp này sẽ rất nhỏ, gọi là sai số lệch ( offset error). Sai số này nếu không điều chỉnh thì sẽ được cộng vào đầu ra DAC dự kiến trong tất cả các trường hợp. - Nhiều DAC có tính năng điều chỉnh sai số lệch ở bên ngoài, sẽ cho phép chúng ta triệt tiêu độ lệch này bằng cách áp mọi bit 0 ở đầu vào DAC và theo dõi đầu ra. Khi đó ta điều chỉnh chiết áp điều chỉnh độ lệch cho đến khi nào đầu ra bằng 0V. d. Thời gian ổn định - Thời gian ổn định (settling time) là thời gian cần thiết để đầu ra DAC đi từ zero đến bậc thang cao nhất khi đầu vào nhị phân biến thiên từ chuỗi bit toàn 0 đến chuổi bit toàn là 1. Thực tế thời gian ổn định là thời gian để đầu vào DAC ổn định trong phạm vi ±1/2 kích thước bậc thang (độ phân giải) của giá trị cuối cùng. Ví dụ: Một DAC có độ phân giải 10mV thì thời gian ổn định được đo là thời gian đầu ra cần có để ổn định trong phạm vi 5mV của giá trị đầy thang. - Thời gian ổn định có giá trị biến thiên trong khoảng 50ns đến 10ns. DAC với đầu ra dòng có thời gian ổn định ngắn hơn thời gian ổn định của DAC có đầu ra điện thế. e. Trạng thái đơn điệu - DAC có tính chất đơn điệu ( monotonic) nếu đầu ra của nó tăng khi đầu vào nhị phân tăng dần từ giá trị này lên giá trị kế tiếp. Nói cách khác là đầu ra bậc thang sẽ không có bậc đi xuống khi đầu vào nhị phân tăng dần từ zero đến đầy thang. - DAC chất lượng cao yêu cầu sự ảnh hưởng của biến thiên điện áp nguồn đối với điện áp đầu ra vô cùng nhỏ. Tỉ số phụ thuộc nguồn là tỉ số biến thiên mức điện áp đầu ra với biến thiên điện áp nguồn gây ra nó. - Ngoài các thông số trên chúng ta cần phải quan tâm đên các thông số khác của một DAC khi sử dụng như: các mức logic cao, thấp, điện trở, điện dung, của đầu vào; dải rộng, điện trở, điện dung của đầu ra; hệ số nhiệt, 6.1.3. Mạch DAC dùng điện trở có trị số khác nhau - Sơ đồ mạch của một mạch DAC 4 bit dùng điện trở và bộ khuếch đại đảo. Bốn đầu vào A, B, C, D có giá trị giả định lần lượt là 0V và 5V. 128 - Bộ khuếch đại thuật toán (Operational Amplifier – Op Amp) được dùng làm bộ cộng đảo cho tổng trọng số của bốn mức điện thế vào. Ta thấy các điện trở đầu vào giảm dần 1/2 lần điện trở trước nó. Nghĩa là đầu vào D (MSB) có RIN = 1k, vì vậy bộ khuếch đại cộng chuyển ngay mức điện thế tại D đi mà không làm suy giảm (vì Rf = 1k). Đầu vào C có R = 2k, suy giảm đi 1/2, tương tự đầu vào B suy giảm 1/4 và đầu vào A giảm 1/8. Do đó đầu ra bộ khuếch đại được tính bởi biểu thức: dấu âm (-) biểu thị bộ khuếch đại cộng ở đây là khuếch đại cộng đảo. Dấu âm này chúng ta không cần quan tâm. - Như vậy ngõ ra của bộ khuếch đại cộng là mức điện thế tương tự, biểu thị tổng trọng số của các đầu vào. Dựa vào biểu thức ta tính được các mức điện áp ra tương ứng với các tổ hợp của các ngõ vào Bảng 6.1. Bảng đầu ra ứng với điều kiện các đầu vào thích hợp ở 0V hoặc 5V. Hình 6.3. Mạch DAC dùng điện trở có trị số khác nhau 129 - Độ phân giải của mạch DAC bằng với trọng số của LSB, nghĩa là bằng x 5V = 0.625V. Nhìn vào bảng ta thấy đầu ra tương tự tăng 0.625V khi số nhị phân ở đầu vào tăng lên một bậc. 6.1.4. Mạch DAC sử dụng nguồn dòng - Trong các thiết bị kỹ thuật số đôi lúc cũng đòi hỏi quá trình điều khiển bằng dòng điện. Do đó người ta đã tạo ra các DAC với ngõ ra dòng để đáp ứng yêu cầu đó. - Mạch DAC với ngõ ra dòng tương tự tỷ lệ với đầu vào nhị phân. - Mạch DAC này 4 bit, có 4 đường dẫn dòng song song mỗi đường có một chuyển mạch điều khiển. Trạng thái của mỗi chuyển mạch bị chi phối bởi mức logic đầu vào nhị phân. - Dòng chảy qua mỗi đường là do mức điện thế quy chiếu VREF và giá trị điện trở trong đường dẫn quyết định. Giá trị điện trở có trọng số theo cơ số 2, nên cường độ dòng điện cũng có trọng số theo hệ số 2 và tổng cường độ dòng điện ra IOUT sẽ là tổng các dòng của các nhánh. - DAC với đầu dòng ra có thể chuyển thành DAC có đầu ra điện thế bằng cách dùng bộ khuếch đại thuật toán (Op-Amp) như Hình 6.4. Mạch DAC sử dụng nguồn dòng 130 - Ở hình trên IOUT ra từ DAC phải nối đến đầu vào “ – ” của bộ khuếch đại thuật toán. Hồi tiếp âm của bộ khuếch đại thuật toán buộc dòng IOUT phải chạy qua RFvà tạo điện áp ngõ ra VOUT và được tính theo công thức: - Do đó VOUT sẽ là mức điện thế tương tự, tỷ lệ với đầu vào nhị phân của DAC. 6.1.5. Mạch ADC dùng điện trở R và 2R - Mạch DAC sử dụng điện trở có trọng số nhị phân tạo trọng số thích hợp cho từng bit vào. Tuy nhiên có nhiều hạn chế trong thực tế. Hạn chế lớn nhất đó là khoảng cách chênh lệch đáng kể ở giá trị điện trở giữa LSB và MSB, nhất là trong các DAC có độ phân giải cao (nhiều bit). Ví dụ nếu điện trở MSB = 1k trong DAC 12 bit, thì điện trở LSB sẽ có giá trị trên 2M. Điều này rất khó cho việc chế tạo các IC có độ biến thiên rộng về điện trở để có thể duy trì tỷ lệ chính xác. - Để khắc phục được nhược điểm này, người ta đã tìm ra một mạch DAC đáp ứng được yêu cầu đó là mạch DAC mạng R/2R ladder. Các điện trở trong mạch này chỉ biến thiên trong khoảng từ 2 đến 1. - Mạch DAC R/2R ladder cơ bản. Hình 6.5. DAC với đầu dòng ra có thể chuyển thành DAC có đầu ra điện thế bằng cách dùng bộ khuếch đại thuật toán 131 - Từ mạch ta thấy được cách sắp xếp các điện trở chỉ có hai giá trị được sử dụng là R và 2R. Dòng IOUT phụ thuộc vào vị trí của 4 chuyển mạch, đầu vào nhị phân B0B1B2B3 chi phối trạng thái của các chuyển mạch này. Dòng ra IOUT được phép chạy qua bộ biến đổi dòng thành điện (Op-Amp) để biến dòng thành điện thế ra VOUT. Điện thế ngõ ra VOUT được tính theo công thức: Với B là giá trị đầu vào nhị phân, biến thiên từ 0000 (0) đến 1111(15) Ví dụ : Giả sử VREF = 5V của DAC ở hình 5.4. Tính độ phân giải và đầu ra cực đại của DAC này? Giải Độ phân giải bằng với trọng số của LSB, ta xác định trọng số LSB bằng cách gán B = 00012 = 1. Theo công thức (5), ta có: Đầu ra cực đại xác định được khi B = 11112 = 1510. Áp dụng công thức (5) ta có: Có rất nhiều loại mạch biến đổi DAC được áp dụng trong lĩnh vực kỹ thuật số và được chế tạo theo nhiều công nghệ khác nhau, chúng đều được sản xuất dưới dạng IC hóa. Mạch điện DAC là mạch điện có tốc độ xử lý cao Hình 6.6. Mạch DAC R/2R ladder cơ bản. 132 - Cấu trúc IC chuyển đổi Hình 6.7. Cấu trúc IC chuyển đổi - Mạch chuyển đổi số sang tương tự (DAC) Hình 6.8. Mạch chuyển đổi số sang tương tự 6.2. Mạch chuyển đổi tương tự - số (ADC) - Bộ chuyển đổi tương tự sang số – ADC (Analog to Digital Converter) lấy mức điện thế vào tương tự sau đó một thời gian sẽ sinh ra mã đầu ra dạng số biểu diễn đầu vào tương tự. Tiến trình biến đổi A/D thường phức tạp và mất nhiều thời gian hơn tiến trình chuyển đổi D/A. - Do đó có nhiều phương pháp khác nhau để chuyển đổi từ tương tự sang số. 6.2.1. Tổng quát về chuyển đổi ADC a. Sơ đồ tổng quát 133 b. Nguyên lý hoạt động - Xung lệnh START khởi đôïng sự hoạt động của hệ thống. - Xung Clock quyết định bộ điều khiển liên tục chỉnh sửa số nhị phân lưu trong thanh ghi. - Số nhị phân trong thanh ghi được DAC chuyển đổi thành mức điện thế tương tự VAX. - Bộ so sánh so sánh VAX với đầu vào trương tự VA. Nếu VAX < VA đầu ra của bộ so sánh lên mức cao. Nếu VAX > VA ít nhất bằng một khoảng VT (điện thế ngưỡng), đầu dra của bộ so sánh sẽ xuống mức thấp và ngừng tiến trình biến đổi số nhị phân ở thanh ghi. Tại thời điểm này VAX xấp xỉ VA. giá dtrị nhị phân ở thanh ghi là đại lượng số tương đương VAX và cũng là đại lượng số tương đương VAX , trong giới hạn độ phân giải và độ chính xác của hệ thống. - Logic điều khiển kích hoạt tín hiệu ECO khi chu kỳ chuyển đổi kết thúc. Tiến trình này có thể có nhiều thay dổi đối với một số loại ADC khác, chủ yếu là sự khác nhau ở cách thức bộ điều khiển sửa đổi số nhị phân trong thanh ghi. c. Các chỉ tiêu kỹ thuật chủ yếu của ADC - Độ phân giải: Độ phân gải của một ADC biểu thị bằng số bit của tín hiệu số đầu ra. Số lượng bit nhiều sai số lượng tử càng nhỏ, độ chính xác càng cao. - Dải động, điện trở đầu vào: Mức logic của tín hiệu số đầu ra và khả năng chịu tải (nối vào đầu vào). - Độ chính xác tương đối: Nếu lý tưởng hóa thì tất cả các điểm chuyển đổiphải nằm trên một đường thẳng. Độ chính xác tương đối là sai dsố của các điểm chuyển đổi thực tế so với đặc tuyến chuyển đổi lý tưởng. Ngoài ra còn yêu cầu ADC không bị mất bit trong toàn bộ phạm vi công tác. - Tốc độ chuyển đổi: Tốc độ chuyển đổi được xác định thời gian bởi thời gian cần thiết hoàn thành một lần chuyển đổi A/D. Thời gian này tính từ khi xuất hiện tín hiệu điều khiển chuyển đổi đến khi tín hiệu số đầu ra đã ổn định. Hình 6.9. Sơ đồ tổng quát chuyển đổi ADC 134 - Hệ số nhiệt độ: Hệ số nhiệt độ là biến thiên tương đối tín hiệu số đầu ra khi nhiệt độ biến đổi 10C trong phạm vi nhiệt độ công tác cho ph ép với điều kiện mức tương tự đầu vào không đổi. - Tỉ số phụ thuộc công suất: Giả sử điện áp tương tự đầu vào không đổi, nếu nguồn cung cấp cho ADC biến thiên mà ảnh hưởng đến tín hiệu số đầu ra càng lớn thì tỉ số phụ thuộc nguồn càng lớn. 6.2.2. Vấn đề lấy mẫu và giữ - Để biến đổi một tín hiệu tương tự sang tín hiệu số, người ta không thể biến đổi mọi giá trị của tín hiệu tương tự mà chỉ có thể biến đổi một số gía trị cụ thể bằng cách lấy mẫu tín hiệu đó theo một chu kỳ xác định nhờ một tín hiệu có dạng xung. Ngoài ra, mạch biến đổi cần một khoảng thời gian cụ thể (khoảng 1µs - 1ms) do đó cần giữ mức tín hiệu biến đổi trong khoảng thời gian này để mạch có thể thực hiện việc biến đổi chính xác. Đó là nhiệm vụ của mạch lấy mẫu và giữ. Điện thế tương tự cần biến đổi được lấy mẫu trong thời gian rất ngắn do tụ nạp điện nhanh qua tổng trở ra thấp của OP-AMP khi các transistor dẫn và giữ giá trị này trong khoảng thời gian transistor ngưng (tụ phóng rất chậm qua tổng trở vào rất lớn của OP-AMP) 6.2.3. Mạch ADC dùng điện áp tham chiếu nấc thang - Quá trình chuyển đổi A/D nhìn chung được thực hiện qua 4 bước cơ bản, đó là: lấy mẫu; nhớ mẫu; lượng tử hóa và mã hóa. Các bước đó luôn luôn kết hợp với nhau trong một quá trình thống nhất. - Định lý lấy mẫu: Đối với tín hiệu tương tự VI thì tín hiệu lấy mẫu VS sau quá trình lấy mẫu có thể khôi phục trở lại VI một cách trung thực nếu điều kiện sau đây thỏa mản: fS ³ 2fImax Trong đó fS : tần số lấy mẫu fImax : là giới hạn trên của giải tần số tương tự - Hình biểu diển cách lấy mẫu tín hiệu tương tự đầu vào. Nếu biểu thức (10) được thỏa mản thì ta có thể dùng bộ tụ lọc thông thấp để khôi phục VI từ VS. - Vì mỗi lần chuyển đổi điện áp lấy mẫu thành tín hiệu số tương ứng đều cần có một thời gian nhất định nên phải nhớ mẫu trong một khoảng thời gian cần thiết sau mỗi Hình 6.10. Lấy mẫu tín hiệu tương tự đầu vào 135 lần lấy mẫu. Điện áp tương tự đầu vào được thực hiện chuyển đổi A/D trên thực tế là giá trị VI đại diện, giá trị này là kết quả của mỗi lần lấy mẫu. - Lượng tử hóa và mã hóa: Tín hiệu số không những rời rạc trong thời gian mà còn không liên tục trong biến đổi giá trị. Một giá trị bất kỳ của tín hiệu số đều phải biểu thị bằng bội số nguyên lần giá trị đơn vị nào đó, giá trị này là nhỏ nhất được chọn. Nghĩa là nếu dùng tín hiệu số biểu thị điện áp lấy mẫu thì phải bắt điện áp lấy mẫu hóa thành bội số nguyên lần giá trị đơn vị. Quá trình này gọi là lượng tử hóa. Đơn vị được chọn theo qui định này gọi là đơn vị lượng tử, kí hiệu D. Như vậy giá trị bit 1 của LSB tín hiệu số bằng D. Việc dùng mã nhị phân biểu thị giá trị tín hiệu số là mã hóa. Mã nhị phân có được sau quá trình trên chính là tín hiệu đầu ra của chuyên đổi A/D. - Mạch lấy mẫu và nhớ mẫu: Khi nối trực tiếp điện thế tương tự với đầu vào của ADC, tiến trình biến đổi có thể bị tác động ngược nếu điện thế tương tự thay đổi trong tiến trình biến đổi. Ta có thể cải thiện tính ổn định của tiến trình chuyển đổi bằng cách sử dụng mạch lấy mẫu và nhớ mẫu để ghi nhớ điện thế tương tự không đổi trong khi chu kỳ chuyển đổi diễn ra. Hình 6.11. Mạch lấy mẫu và nhớ mẫu - Khi đầu vào điều khiển = 1 lúc này chuyển mạch đóng mạch ở chế độ lấy mẫu - Khi đầu vào điều khiển = 0 lúc này chuyển mạch hở mạch chế độ giữ mẫu - Chuyển mạch được đóng một thời gian đủ dài để tụ Ch nạp đến giá trị dòng điện của tín hiệu tương tự. Ví dụ nếu chuyển mạch được đóng tại thời điểm t0 thì đầu ra A1 sẽ nạp nhanh tụ Ch lên đến điện thế tương tự V0. khi chuyển mạch mở thì tụ Ch sẽ duy trì điện thế này để đầu ra của A2 cung cấp mức điện thế này cho ADC. Bộ khuếch đại đệm A2 đặt trở kháng cao tại đầu vào nhằm không xả điện thế tụ một cách đáng kể trong thời gian chuyển đổi của ADC do đó ADC chủ yếu sẽ nhận đựơc điện thế DC vào, tức là V0. - Trong thực tế người ta sử dụng vi mạch LF198 là mạch S/H tích hợp có thời gian thu nhận dữ liệu tiêu biểu là 4ms ứng với Ch = 1000pF, và 20ms ứng với Ch = 136 0.01mF. Tín hiệu máy tính sau đó sẽ mở chuyển mạch để cho phép Ch duy trì giá trị của nó và cung cấp mức điện thế tương tự tương đối ổn định tại đầu ra A2. - Cấu trúc IC chuyển đổi tương tự - số Hình 6.13. Cấu trúc IC chuyển đổi tương tự - số - Mạch chuyển đổi tương tự - số (ADC) Hình 6.12. Vi mạch LF198 137 SW1 1 0 SW21 0 A0 A1 SW31 0 A2 SW41 0 STR/ALE IN1 +5V DIP SW1 VR1 D2 L7 D3 L6 D4 L5 D5 L4 D6 L3 D7 L2 D8 L1 D1 L8 EOC L10 ADC0809 +5V RV1 Vref Hình 6.14. Mạch chuyển đổi tương tự - số 6.2.4. Mạch ADC gần đúng lấy liên tiếp Do công nghiệp chế tạo cho ra ADC nhanh và rẻ, nên chỉ tiêu tần số số hóa của chip thường cao hơn nhu cầu của mạch ứng dụng. Mặt khác, mạch ứng dụng thường thiết kế với nhiều nhịp số hóa chọn được. Nhằm khai thác tối đa năng lực ADC và tránh phải bố trí mạch lọc anti-alias cho mỗi mức nhịp số hóa, kỹ thuật Oversampling được vận dụng. Nội dung của kỹ thuật Oversampling là, tín hiệu được số hóa ở tần cao hơn K lần tần yêu cầu làm việc, sau đó kết quả được xử lý bằng "kỹ thuật lọc số", rồi cộng chúng lại theo bước số hóa yêu cầu.[7] Giải thich về ngưỡng và độ phân giải Oversampling Kết quả cộng cho ra độ phân giải cao hơn độ phân giải danh định ∆V của chip, ví dụ đạt được mức 20 bit bằng ADC 16 bit, tức là tăng 4 bit. Nếu cộng K số lại (cộng không có phủ chồng) thì gia tăng bit cao nhất là cỡ log2(K)/2, tuy nhiên 138 độ phân giải thực tế bị chặn bởi độ rộng của dải bất định của comparator khi chuyển mức giữa hai mức kề nhau, và tùy thuộc chất lượng của chip sử dụng.[8] Trường hợp ADC lý tưởng thì ngưỡng phân biệt ra mức tín hiệu L và L+1 ∆V nằm ở giữa. Trong thực tế comparator có dải bất định là δV, giá trị tín hiệu rơi vào dải δV sẽ cho ra hoặc là L hoặc là L+1. Oversampling dùng chip có độ phân giải ∆V thì đạt độ phân giải cao nhất là cỡ δV. Song nếu quan sát tín hiệu DC hoặc biến đổi quá chậm, thì ví dụ tín hiệu DC vào ở mức L + 0,7 ∆V, kết quả số hóa sẽ luôn là L+1, Oversampling không tăng được cái gì cả. Để khắc phục thì người ta đưa vào một lượng nhiễu răng cưa nhỏ biết trước, và loại đi trong kết quả cộng. 6.2.5. Mạch ADC chuyển đổi song song Mạch đổi song song 3 bit, và mỗi bậc của tiến trình là 1v. Cầu chia điện thế lập ra các mức điện thế tham khảo cho mỗi mạch so sánh. Ta thấy có 7 mức mà các trị giá là 1, 2, 3, 4, 5,6,7v. Điện thế tương tự vào VA được đưa vào mỗi ngõ vào của các mạch so sánh. 139 Hình 6.15. Sơ đồ mach ADC song song 3bit và bảng chân lý Nếu VA<1v, tất cả ngõ ra các mạch so sánh C1-C7 cao. Nếu VA>1v, có ít nhất một ngõ ra các mạch so sánh xuống thấp. Các ngõ ra được đưa vào mạch mã hoá ưu tiên tác động thấp, tạo một số nhị phân tương ứng với chân ra mạch so sánh có hiệu lực. Chân ra mạch so sánh có hịêu lực là chân có chỉ số cao nhất (nếu đồng thời có nhiều chân ra cùng xuống thấp). Thí dụ, khi VA nằm giữa 3 và 4v. Các chân ra C1, C2 và C3 đều thấp. Tất cả các chân khác cao. Mạch mã hoá ưu tiên chỉ thực hiện với trị giá thấp của C3, và cho ra ngõ CBA=011 (biễu diễn cho số nhị phân tương đương của VA với độ phân giải 1v). Khi VA cao hơn 7v, C1-C7 đều thấp. Ngõ ra mạch mã hoá CBA=111. Mạch ADC song song không cần xung đồng hồ, vì nó không có mạch đếm đồng bộ hoặc những thao tác tiến trình tuần tự. Tiến trình đổi gần như tức thời, ngay khi đặt VA vào. Thời gian chuyển đổi tuỳ thuộc duy nhất sự trễ của các mạch so sánh và mạch mã hoá. Mã hoá PCM thực tế : Khối mã hoá PCM ( Pulse Code Modulation.- Biến điệu mã xung ) trong thực tế được xây dựng theo sơ đồ khối ở các phần trước. Hầu hết đều được đặt trong một IC. 140 CÂU HỎI ÔN TẬP Câu hỏi 1. Trình bày sơ đồ tổng quát, thông số kỹ thuật của bộ chuyển đổi DAC ? Câu hỏi 2. Trình bày kiến thức cơ bản về mạch DAC dùng điện trở có trị số khác nhau ? Câu hỏi 3. Trình bày kiến thức cơ bản về mạch ADC dùng điện trở R và 2R ? Câu hỏi 4. Trình bày kiến thức cơ bản về mạch DAC sử dụng nguồn dòng ? Câu hỏi 5. Trình bày sơ đồ tổng quát, nguyên lý hoạt động, các chỉ tiêu kỹ thuật chủ yếu của ADC ? Câu hỏi 6. Trình bày vấn đề lấy mẫu và giữ trong mạch ADC ? Câu hỏi 7. Trình bày kiến thức cơ bản về mạch ADC dùng điện áp tham chiếu nấc thang ? 141 Phần: KIẾN THỨC THỰC HÀNH 1. Mạch chuyển đổi số sang tương tự (DAC) dùng IC DAC 0808 PHIẾU HƯỚNG DẪN THỰC HÀNH CÔNG VTÊC: Lắp ráp, khảo sát mạch chuyển đổi số sang tương tự (DAC) dùng IC DAC 0808 1/B4/MĐ19 Bước công việc Nội dung Yêu cầu kỹ thuật Dụng cụ, trang thiết bị Ghi chú Bước 1 - Lựa chọn dụng cụ, thiết bị, vật tư - Lựa chọn đúng đủ dụng cụ, thiết bị, vật tư - Dao, kìm cắt, bo cắm - Đồng hồ vạn năng, - Nguồn điện DC - Điện trở, IC Bước 2 - Kiểm tra dụng cụ, thiết bị, vật tư - Lựa chọn phù hợp - Thao tác đúng, chuẩn xác - Dao, kìm cắt, bo cắm - Đồng hồ vạn năng, - Nguồn điện DC - Điện trở, IC thanh Bước 3 - Lắp IC - Lắp R - Lắp Led 7 thanh - Dây nối - Các linh kiện, dây kết nối bố trí hợp lý, chắc chắn, vuông góc, gọn gàng - Điện trở, IC Bước 4 - Cấp nguồn - Khảo sát các trường hợp, kiểm nghiệm lại theo bảng chân lý - Lựa chọn phù hợp - Thao tác đúng, chuẩn xác - Nguồn điện DC 142 2. Mạch chuyển đổi tương tự sang số (ADC) dùng IC ADC 0809 PHIẾU HƯỚNG DẪN THỰC HÀNH CÔNG VTÊC: Lắp ráp, khảo sát mạch chuyển đổi tương tự sang số (ADC) dùng IC ADC 0809 2/B4/MĐ19 Bước công việc Nội dung Yêu cầu kỹ thuật Dụng cụ, trang thiết bị Ghi chú Bước 1 - Lựa chọn dụng cụ, thiết bị, vật tư - Lựa chọn đúng đủ dụng cụ, thiết bị, vật tư - Dao, kìm cắt, bo cắm - Đồng hồ vạn năng, - Nguồn điện DC - Điện trở, IC Bước 2 - Kiểm tra dụng cụ, thiết bị, vật tư - Lựa chọn phù hợp - Thao tác đúng, chuẩn xác - Dao, kìm cắt, bo cắm - Đồng hồ vạn năng, - Nguồn điện DC - Điện trở, IC thanh Bước 3 - Lắp IC - Lắp R - Lắp Led 7 thanh - Dây nối - Các linh kiện, dây kết nối bố trí hợp lý, chắc chắn, vuông góc, gọn gàng - Điện trở, IC Bước 4 - Cấp nguồn - Khảo sát các trường hợp, kiểm nghiệm lại theo bảng chân lý - Lựa chọn phù hợp - Thao tác đúng, chuẩn xác - Nguồn điện DC 143 XÁC NHẬN KHOA Bài giảng môn học/mô đun “Kỹ thuật xung số” đã bám sát các nội dung trong chương trình môn học, mô đun. Đáp ứng đầy đủ các nội dung về kiến thức, kỹ năng, năng lực tự chủ trong chương trình môn học, mô đun. Đồng ý đưa vào làm Bài giảng cho môn học, mô đun Kỹ thuật xung sô thay thế cho giáo trình. Người biên soạn ( Ký, ghi rõ họ tên) Đinh Phương Thùy Lãnh đạo Khoa ( Ký, ghi rõ họ tên) Đỗ Xuân Sinh