Bài giảng Kỹ thuật điện tử - Bài 5: Tranzito trường

BÀI 5 TRANSISTOR TRƯỜNG 5.1 Đặc điểm của tụ MOS 5.2 MOSFET 5.3 JFET BÀI 5 TRANSISTOR TRƯỜNG (CHƯƠNG 4 TRONG GIÁO TRÌNH) FET đã trở thành thiết bị chủ đạo trong các mạch tích hợp hiện đại và có mặt trong đại đa số các mạch bán dẫn ngày nay. Khả năng thu nhỏ kích thước đáng kinh ngạc của FET đã tạo ra sức mạnh tính toán nằm trong bàn tay mà những năm trước không thể tưởng tượng ra. Các tranzitor bán dẫn ôxít kim loại đầu tiên hay là MOSFET đã được sản xuất vào cuối những năm 1950, nhưng phải mất gần một thập kỷ để phát triển các quá trình sản xuất mang tính thương mại tin cậy cho các thiết bị MOS. Do có nhiều hạn chế trong sản xuất, MOSFET có vùng dẫn kiểu p, hay các thiết bị PMOS, là thiết bị thương mại đầu tiên ở dạng IC, và các bộ vi xử lý đầu tiên được xây dựng dùng PMOS. Tới những năm cuối 1960, trình độ công nghệ sản xuất mới được nâng cao đến mức mà các thiết bị vùng dẫn kiểu n, hay các tranzitor NMOS, có thể sản xuất với số lượng lớn, và NMOS nhanh chóng thay thế công nghệ PMOS do tạo được hiệu suất hoạt động của mạch cao hơn. Cho tới giữa những năm 80, công suất tiêu hao trở nên tới hạn, và các đặc tính công suất thấp của các thiết bị bù MOS hay CMOS đã tạo thay đổi nhanh chóng về công nghệ này cho dù nó là quá trình phức tạp và tốn kém hơn. Công nghệ CMOS ngày nay, nó dùng cả hai tranzitor NMOS và PMOS, là công nghệ chính trong ngành công nghiệp điện tử. Tranzitor hiệu ứng trường hay ngắn gọn là tranzitor trường (FET – Field Effect Transistor). Tranzitor oxit kim loại bán dẫn hiệu ứng trường (MOSFET – Metal Oxide Semiconductor Field Effect Transistor) là thiết bị trạng thái rắn thành công nhất về mặt thương mại. Nó là thành phần chính trong các chíp VLSI mật độ cao, bao gồm các bộ vi xử lý và bộ nhớ. Loại thứ hai của FET, tranzitor trường có cực cửa tiếp giáp (JFET – Junction Field Effect Transistor), lại dựa trên cấu trúc lớp tiếp xúc pn và có ứng dụng cụ thể cho các thiết kế mạch tương tự và RF. Các tranzitor MOS kênh p (PMOS – P channel MOS) là các thiết bị MOS đầu tiên sản xuất thành công ở dạng các mạch tích hợp quy mô lớn (LSI – Large Scale Integrated). 5.1 Đặc điểm của tụ MOS Kiến thức về hoạt động định tính của tụ MOS là nền tảng để hiểu về hoạt động của MOSFET. Trung tâm của MOSFET là cấu trúc tụ MOS như được minh hoạ trong hình 5.1.1. Tụ MOS được dùng để tích điện cảm ứng ở bề mặt giữa lớp bán dẫn và lớp ôxít. Cực trên của tụ MOS được tạo bởi vật liệu điện trở nhỏ, thường là nhôm hoặc polysilic (silic đa tinh thể) pha nhiều tạp chất. Cực này được gọi là cực cửa (G – Gate). Một lớp bọc mỏng, thường là ôxít silic, tách cực cửa với nền hay thân – vùng chất bán dẫn hoạt động như là cực thứ hai của tụ. Ôxít silic là lớp cách điện ổn định, chất lượng cao được tạo bởi quá trình ôxi hoá nhiệt của chất nền silic. Vùng bán dẫn có thể là kiểu n hoặc p, như được minh hoạ trên hình 5.1.1. Hình 5.1.1 Cấu trúc tụ MOS trên silic kiểu p. Chất bán dẫn tạo thành cực dưới của tụ có điện trở đáng kể và nguồn hạn chế các lỗ trống và electron. Do chất bán dẫn có thể bị cạn (hết) các hạt mang điện tích, nên điện dung của cấu trúc này là một hàm phi tuyến của điện áp. Hình 5.1.2 là các điều kiện trong vùng của chất nền ngay dưới cực cửa với ba điều kiện phân cực khác nhau: tích luỹ, cạn kiệt và đảo. Hình 5.1.2 Tụ MOS hoạt động trong điều kiện a) tích lũy, b) cạn kiệt và c) đảo. Tham số VTN trong hình được gọi là điện áp ngưỡng và biểu diễn điện áp cần bắt đầu tạo lớp đảo. Hình 5.1.3 minh hoạ sự biến đổi điện dung của cấu trúc NMOS theo điện áp cực cửa. Hình 5.1.3 a) Đặc tuyến tụ điện tần số thấp - điện áp (C-V) của tụ MOS ở chất nền kiểu p. b) Mô hình điện dung nối tiếp cho đặc tuyến C-V. 5.2 MOSFET 5.2.1 NMOS MOSFET được tạo bởi thêm hai lần khuếch tán nhiều tạp chất kiểu n (n+) vào phần cắt ngang (phần thân) của hình 5.1.1, kết quả là cấu trúc trong hình 5.2.1. Sự khuếch tán tạo nguồn cung electron mà chúng có thể sẵn sàng dịch chuyển đến cực cửa cũng như các cực có thể được dùng để cung cấp điện áp và tạo dòng điện trong tranzitor. Hình 5.2.1 thể hiện ảnh hai chiều, tiết diện ngang và ký hiệu mạch của một MOSFET kênh n, thường được gọi là tranzitor NMOS, hay NMOSFET. Vùng trung tâm của MOSFET là tụ MOS như được mô tả trong phần 5.1, và cực trên của tụ điện được gọi là cực cửa của MOSFET. Các vùng pha nhiều tạp chất kiểu n (các vùng n+), được gọi là cực nguồn (S – Source) và cực máng (D – Drain), được tạo trong chất nền (đế) kiểu p thẳng hàng với biên của cực cửa. Cực nguồn và máng tạo nguồn cung cấp các hạt mang điện làm cho lớp đảo ngược có thể nhanh chóng tạo được để đáp ứng được điện áp cực cửa. Chất nền (đế) của tranzitor NMOS biểu diễn một cực thiết bị thứ tư và còn được đề cập đồng nghĩa là cực chất nền, hay cực thân (đế) (B – Body terminal). Các điện áp cực và các dòng điện cho thiết bị NMOS cũng được xác định trong hình 5.2.1b. Dòng điện máng iD, dòng điện nguồn iS, dòng điện cửa iG, và dòng điện thân iB đều được định nghĩa, với hướng dương của mỗi dòng điện đã được chỉ ra cho tranzitor NMOS. Các điện áp cực quan trọng là điện áp cửa - nguồn vGS = vG – vS, điện áp máng - nguồn vDS = vD – vS, điện áp nguồn - thân vSB = vS – vB. Các điện áp này đều là dương trong quá trình hoạt động bình thường của NMOSFET. Chú ý rằng các vùng nguồn và máng tạo thành các lớp tiếp xúc pn với chất nền (đế). Hai lớp tiếp xúc được giữ ở phân cực ngược trong toàn thời gian để tách giữa các lớp tiếp xúc và chất nền cũng như giữa các tranzitor MOS tiếp giáp nhau. Do vậy điện áp thân phải nhỏ hơn hoặc bằng các điện áp đặt trên các cực nguồn và máng để đảm bảo các lớp tiếp xúc này được phân cực ngược. Vùng bán dẫn giữa các vùng nguồn và máng ngay dưới cực cửa được gọi là kênh của FET, kích thước hai chiều quan trọng được định nghĩa trong hình 5.2.1, L là chiều dài kênh, nó được đo bằng hướng của dòng điện trong kênh. W là độ rộng kênh, nó được đo theo hướng vuông góc với hướng của dòng điện. Việc lựa chọn các giá trị W và L là một mặt quan trọng trong công việc của người thiết kế IC số và tương tự. Hình 5.2.1 (a) Cấu trúc tranzitor NMOS (b) Mặt cắt ngang, và (c) Ký hiệu mạch Hoạt động i-v định tính của tranzitor NMOS Trước khi tạo một biểu thức cho đặc tính dòng – áp của tranzitor NMOS, chúng ta phải hiểu định tính cho cái mà chúng ta chờ đợi trong hình 5.2.2. Trong hình này, các cực nguồn, máng và thân của NMOSFET đều được nối đất. Với điện áp cửa - nguồn một chiều, vGS = VGS, thấp hơn nhiều điện áp ngưỡng VTN, như trong hình 5.2.2, sẽ có các lớp tiếp xúc pn dựa lưng giữa cực nguồn và máng, và chỉ có dòng điện dò nhỏ giữa hai cực này. Với VGS gần nhưng vẫn nhỏ hơn ngưỡng, một vùng cạn kiệt được tạo dưới cực cửa và hợp với các vùng cạn kiệt của cực nguồn và máng, như được minh hoạ trong hình 5.2.2b. Vùng cạn kiệt không có các hạt mang điện tự do, do vậy dòng điện vẫn chưa có giữa cực nguồn và máng. Tuy nhiên, cuối cùng khi điện áp cửa – kênh vượt quá điện áp ngưỡng VTN, như trong hình 5.2.2c, các electron sẽ chảy vào từ cực nguồn và máng để tạo thành một lớp đảo ngược nối vùng nguồn n+ với máng n+. Sẽ có một đường nối có điện trở, kênh, giữa các cực nguồn và máng. a) b) c) Hình 5.2.2 a) VGS VTN. Nếu bây giờ đặt một điện áp dương giữa cực máng (D) và nguồn (S) thì các electron trong lớp đảo ngược kênh sẽ dịch chuyển trong điện trường, tạo một dòng điện trong các cực. Dòng điện dương trong tranzitor NMOS vào cực máng, đi xuống kênh và ra khỏi cực nguồn, như được minh hoạ bằng sự phân cực trong hình 5.2.2b. Cực cửa được tách khỏi kênh, do vậy sẽ không có dòng điện cực cửa và iG = 0. Các lớp tiếp xúc pn máng – thân và nguồn – thân (và kênh – thân cảm ứng) phải được phân cực ngược toàn thời gian để đảm bảo chỉ có một dòng điện dò phân cực ngược nhỏ trong các điốt này. Dòng này thường có thể bỏ qua được so với dòng điện kênh iD và bị bỏ qua. Do vậy giả định rằng iB = 0. Trong thiết bị trong hình 5.2.2, một kênh phải được cảm ứng bởi điện áp cực cửa. Điện áp cực cửa “nâng cao” độ dẫn điện của kênh, kiểu này của MOSFET được gọi là thiết bị chế độ nâng cao. Ở phần sau của bài này chúng ta xác định một kiểu nữa của MOSFET được gọi là thiết bị chế độ cạn kiệt. Các đặc tính vùng ba cực (vùng tuyến tính) của tranzitor NMOS Dòng điện vào cực máng phải bằng dòng điện ra khỏi cực nguồn: iS = iD (5.2.1) Biểu thức cho dòng điện máng iD có thể được phát triển bằng cách xét sự dịch chuyển điện tích trong kênh trong hình 5.2.3, minh hoạ với giá trị vDS nhỏ. Điện tích electron trên một độ dài đơn vị (điện tích một đoạn thẳng – C/cm) ở tại một điểm bất kỳ trong kênh là: C/cm với vox ≥ VTN (5.2.2) trong đó , điện dung ôxít trên diện tích đơn vị (F/cm2) εox = hằng số điện môi ôxít (F/cm) Tox = độ dày ôxít (cm) Với silic, εox = εo, trong đó εo = 8.854 × 10-14 F/cm. Hình 5.2.3 Mô hình để xác định các đặc tuyến i-v của tranzitor NMOS Điện áp vox biểu diễn điện áp trên lớp ôxít và là một hàm của vị trí trong kênh: vox = vGS – v(x) (5.2.3) trong đó v(x) là điện áp tại điểm x bất kỳ trong kênh so với cực nguồn. Chú ý là vox phải vượt quá VTN để tồn tại lớp đảo ngược, nên Q’ sẽ bằng không cho đến khi vox > VTN. Ở cuối kênh của cực nguồn, vox = vGS, và nó sẽ giảm xuống vox = vGS – vDS ở cuối kênh của cực máng. Dòng điện dịch electron ở một điểm bất kỳ trong kênh được tính bằng tích của điện tích trên độ dài đơn vị và vận tốc vx: i(x) = Q’(x)vx(x) (5.2.4) Điện tích Q’ được biểu diễn bằng phương trình 5.2.2, và vận tốc vx của electron trong kênh được xác định bằng sự chuyển động của electron và điện trường nằm ngang trong kênh: (5.2.5) Điện trường nằm ngang bằng trừ của đạo hàm không gian của điện áp trong kênh: (5.2.6) Kết hợp các phương trình 5.2.3 và 5.6 ta sẽ có biểu thức cho dòng điện ở một điểm bất kỳ trong kênh: hoặc (5.2.7) Chúng ta đã biết các điện áp đặt vào các cực là v(0) = 0 và v(L) = vDS, và có thể lấy tích phân phương trình 5.2.7 giữa 0 và L: (5.2.8) Do không có cơ chế nào làm mất dòng điện khi nó đi xuống kênh, nên dòng điện phải bằng nhau ở mọi điểm x trong kênh và bằng iD, i(x) = iD và phương trình 5.2.8 cuối cùng sẽ là: hoặc (5.2.9) Giá trị không đổi bởi công nghệ và không thể thay đổi được bằng thiết kế mạch. Với các mục đích phân tích và thiết kế mạch, phương trình 5.2.9 thường được viết là (5.2.10) trong đó và . Các tham số Kn và được gọi là các tham số độ hỗ dẫn và đều có đơn vị là A/V2. Phương trình 5.2.10 biểu diễn biểu thức cơ bản cho dòng điện máng - nguồn của tranzitor NMOS trong vùng hoạt động ba cực của nó, trong đó kênh có điện trở nối trực tiếp cực nguồn và máng. Đường nối có điện trở này sẽ tồn tại chừng nào điện áp trên lớp ôxít vượt quá điện áp ngưỡng ở mọi điểm trong kênh: vGS – v(x) ≥ VTN với 0 ≤ x ≤ L (5.2.11) Điện áp trong kênh là cực đại ở cuối cực máng ở đó v(L) = vDS. Do vậy phương trình 5.2.9 và 5.2.10 còn thoả mãn chừng nào: vGS – vDS ≥ VTN hoặc vGS – VTN ≥ vDS (5.2.12) Tóm lại với vùng ba cực: (5.2.13) với vGS – VTN ≥ vDS ≥ 0 và . Có thể biến đổi mô hình toán học này bằng cách nhóm lại các số hạng trong phương trình 5.2.9 (5.2.14) Với các điện áp máng - nguồn nhỏ, thì số hạng thứ nhất biểu diễn điện tích trung bình trên một đơn vị độ dài trong kênh do điện áp kênh trung bình v(x) = vDS/2. Số hạng thứ hai biểu diễn vận tốc dịch chuyển trong kênh, trong đó điện trường trung bình bằng điện áp tổng vDS trên kênh chia cho độ dài kênh L. Cần chú ý là thuật ngữ vùng ba cực được dùng bởi vì dòng điện máng của FET phụ thuộc vào điện áp máng của tranzitor, và tính chất này giống như đèn ba cực chân không điện tử đã có trước hàng chục thập kỷ. Cũng cần chú ý điểm hoạt động tĩnh hay điểm Q của FET được tính theo (ID, vDS). Điện trở mở Các đặc tuyến i-v trong vùng ba cực được tạo từ phương trình 5.2.13 được vẽ trong hình 5.2.4 với trường hợp VTN = 1.5V và Kn = 250 μA/V2. Đường cong trong hình 5.2.4 biểu diễn một phần của đặc tuyến ra nguồn – chung của NMOS. Hình 5.2.4 Các đặc tính i–v trong vùng ba cực (VSB = 0). Các đặc tuyến ra của MOSFET là các đồ thị của điện áp máng iD như là một hàm của điện áp nguồn – máng vDS. Ta có một họ đường cong, với mỗi đường cong tương ứng với một giá trị điện áp cửa - nguồn vGS. Các đặc tuyến ra trong hình 5.2.4 là họ các đường gần thẳng, vì thế có thể thay thế bằng tên vùng (hoạt động) tuyến tính. Với các điện áp máng - nguồn nhỏ ở mức vDS/2 << vGS – VTN, phương trình 5.2.9 có thể rút gọn như sau: (5.2.15) trong đó dòng điện iD qua MOSFET tỉ lệ với điện áp vDS trên MOSFET. FET hoạt động giống như một điện trở nối giữa cực máng và nguồn, nhưng giá trị điện trở có thể điều khiển được bằng điện áp cửa - nguồn. Do vậy hoạt động điện trở điều khiển bằng điện áp này được đặt tên theo điện trở, ngắn gọn là “điện trở truyền đạt”. Điện trở của FET trong vùng ba cực gần gốc, được gọi là điện trở mở Ron, được định nghĩa trong phương trình 5.2.16 và có thể được tính theo đạo hàm trong phương trình 5.2.13: (5.2.16) Chú ý là Ron cũng bằng tỉ số VDS/ID từ phương trình 5.2.15. Tính bão hoà của các đặc tuyến i-v Phương trình 5.2.13 chỉ đúng chừng nào vùng kênh điện trở nối trực tiếp cực nguồn và máng. Tuy nhiên, một hiện tượng bất thường xảy ra trong MOSFET là điện áp cực máng tăng trên giới hạn vùng ba cực (tuyến tính) trong phương trình 5.2.13. Dòng điện không tiếp tục tăng, nhưng thay vì đó là bão hoà ở một giá trị không đổi. Hiện tượng bất thường này được minh hoạ trong các đặc tuyến i-v trong hình 5.2.5 với một số điện áp cửa - nguồn không đổi. Hình 5.2.5 Các đặc trưng đầu ra của một tranzitor NMOS với VTN=1, =25×10-6 A/V2 Để hiểu bản chất của dòng bão hoà, xem các hình chiếu ngang trong hình 5.2.6. Trong hình 5.2.6a, MOSFET hoạt động trong vùng ba cực với vDS < vGS – VTN, như đã trình bày ở phần trước. Trong hình 5.2.6b, giá trị của vDS tăng đến vDS = vGS – VTN, và kênh đã không còn ở cực máng. Hình 5.2.6c minh hoạ kênh với một giá trị vDS rất lớn. Vùng kênh đã biến mất, hay bị ngắt, trước khi tới được phía cuối cực máng của kênh, và không còn vùng kênh điện trở tiếp xúc với cực máng. Dòng điện sẽ được cho là trở về không trong MOSFET. Tuy nhiên trường hợp này không xảy ra. Như được minh hoạ trong hình 5.2.7, điện áp ở điểm bị ngắt trong kênh luôn luôn bằng vGS – v(xpo) = VTN hay v(xpo) = vGS – VTN Vẫn còn một điện áp bằng vGS – VTN trên phần đảo ngược của kênh, và các electron sẽ dịch xuống kênh từ trái sang phải. Khi các electron dịch đến điểm ngắt, chúng sẽ đi vào vùng cạn kiệt giữa phần cuối của kênh và cực máng, và sau đó điện trường trong vùng cạn kiệt sẽ quét các electron này lên trên cực máng. Khi kênh tới điểm bị ngắt, thì điện áp giảm trên vùng kênh đảo ngược là không đổi, có nghĩa là dòng điện máng trở nên không đổi và không phụ thuộc vào điện áp máng - nguồn. Vùng hoạt động này của MOSFET thường được đề cập là vùng bão hoà hay vùng bị kẹp. Tuy nhiên còn có nghĩa khác cho bão hoà khi đề cập đến tranzitor lưỡng cực trong chương tiếp theo. Mặt khác, hoạt động sau vùng bị kẹp là cách thường được dùng trong khuếch đại tương tự, và trong phần ba thuật ngữ vùng tích cực đề cập vùng này trong cả hai thiết bị MOS và lưỡng cực. Hình 5.2.6 a) MOSFET trong vùng tuyến tính. b) MOSFET với kênh bị kẹp ở cực máng. c) Kênh bị kẹp với vDS > vGS – VTN. Hình 5.2.7 Lớp đảo ngược trong vùng bão hoà, cũng còn được biết là vùng bị kẹp. Mô hình toán học trong vùng bão hoà (bị kẹp) Bây giờ hãy tìm một biểu thức cho dòng điện máng MOSFET trong kênh bị kẹp. Điện áp máng - nguồn cần để kẹp kênh tại cực máng là vDS = vGS – VTN và thay giá trị này vào phương trình 5.2.13 sẽ thu được biểu thức cho dòng điện NMOS trong vùng hoạt động bão hoà: với vDS ≥ (vGS – VTN) ≥ 0 (5.2.17) Đây là biểu thức định luật bình phương cổ điển cho dòng điện máng - nguồn cho MOSFET kênh n hoạt động ở vùng bị kẹp (bão hòa). Dòng điện phụ thuộc vào bình phương của vGS – VTN nhưng bây giờ lại độc lập với điện áp máng - nguồn vDS. Phương trình 5.2.17 sẽ được sử dụng thường xuyên. Giá trị của vDS mà tranzitor bão hoà được đặt một cái tên đặt biệt vDSAT được tính bằng vDSAT = vGS – VTN (5.2.18) và vDSAT còn được gọi là điện áp bão hoà, hay điện áp bị kẹp, của MOSFET. Phương trình 5.2.17 có thể được hiểu tương tự phương trình 5.2.14: (5.2.19) Độ hỗ dẫn Một đặc tính quan trọng của các tranzitor là độ hỗ dẫn với ký hiệu là gm. Độ hỗ dẫn của các thiết bị MOS liên quan đến sự thay đổi dòng điện máng làm thay đổi điện áp cửa - nguồn: (5.2.20) Lấy đạo hàm của phương trình 5.2.17 và tính kết quả ở điểm Q ta có: (5.2.21) Điều chế độ dài kênh Các đường cong i-v có một độ dốc dương khác nhỏ, như trong hình 5.2.13. Dòng điện máng tăng nhẹ khi điện áp máng - nguồn tăng. Việc dòng điện máng tăng như trong hình 5.2.8 là kết quả của một hiện tượng gọi là điều chế độ dài kênh, có thể được hiểu bằng cách xem hình 5.2.9, trong đó vùng kênh của tranzitor NMOS được minh hoạ với trường hợp vDS > vDSAT. Kênh sẽ bị kẹp trước khi nó tiếp xúc với cực máng. Do vậy, độ dài thực tế của kênh có điện trở sẽ là L = LM – ΔL. Khi vDS tăng trên vDSAT, độ dài của vùng kênh cạn kiệt ΔL cũng tăng, và giá trị thực tế L sẽ giảm. Do vậy giá trị L trong mẫu số của phương trình 5.2.17 thực tế hơi có phụ thuộc đảo vào vDS, dẫn đến việc dòng điện máng tăng lên khi vDS tăng. Biểu thức trong phương trình 5.2.17 có thể thay đổi theo kinh nghiệm để thêm sự phụ thuộc điện áp máng là: (5.2.22) trong đó λ được gọi là tham số điều chế độ dài kênh. Giá trị của λ phụ thuộc vào độ dài kênh, và các giá trị thường nằm trong khoảng: 0.001V-1 ≤ λ ≤ 0.10V-1 Trong hình 5.2.8, λ xấp xỉ bằng 0.01V-1, nó làm tăng dòng điện máng lên mười phần trăm khi điện áp máng – nguồn thay đổi 10V. Hình 5.2.8 Đặc trưng đầu ra bao gồm các hiệu ứng điều biến chiều dài kênh Hình 5.2.9 Điều biến chiều dài kênh Các đặc tuyến truyền đạt và chế độ cạn kiệt của MOSFET Hình 5.2.10 Các đặc tính truyền đạt cho các tranzitor NMOS chế độ nâng cao và chế độ cạn kiệt. Hình 5.2.11 Hình chiếu ngang của tranzitor NMOS chế độ cạn kiệt. Hiệu ứng thân hay độ nhạy cực nền Điện áp nguồn – thân vSB luôn được giả sử là không. Với vSB = 0 MOSFET hoạt động như một thiết bị ba cực. Tuy nhiên trong rất nhiều mạch, đặc biệt trong các IC, trong đó thân và cực nguồn của MOSFET phải được nối với các điện áp khác nhau do vậy vSB ≠ 0. Giá trị vSB khác không ảnh hưởng đến các đặc tuyến i-v của MOSFET bằng việc thay đổi điện áp ngưỡng. Hiệu ứng này được gọi là độ nhạy nền, hay hiệu ứng thân, và có thể được mô hình hoá như sau: (5.2.23) Trong đó VTO = giá trị điện thế chất nền (cực đế) bằng không cho VTN (V) γ = tham số hiệu ứng thân () 2φF = tham số điện thế bề mặt (V) Tham số γ xác định mật độ của hiệu ứng thân, và giá trị của nó được đặt bằng các kích cỡ của các điện dung ôxít và lớp cạn kiệt và Cd trong hình 5.1.3. Điện thế bề mặt biểu diễn điện áp xấp xỉ đặt vào lớp cạn kiệt lúc bắt đầu đảo ngược. Với các tranzitor NMOS thông thường thì: –5V ≤ VTO ≤ +5V 0 ≤ γ ≤ 3 0.3V ≤ 2φF ≤ 1V Ta sẽ dùng 2φF = 0.6V, và phương trình 5.2.23 sẽ được biểu diễn là: (5.2.24) Hình 5.2.12 Biến đổi ngưỡng với điện áp nguồn – thân của tranzitor NMOS, với 2φF = 0.6V và VTO = 1V và γ = 0.75 Hình 5.2.12 vẽ một ví dụ về thay đổi điện áp ngưỡng khi có điện áp nguồn – thân cho tranzitor NMOS với VTO = 1V và γ = 0.75. Chúng ta thấy rằng VTN = VTO = 1V với vSB = 0V, nhưng giá trị VTN sẽ lớn gấp hai lần vớivSB = 5V. TÓM TẮT MÔ HÌNH TOÁN HỌC CỦA TRANZITOR NMOS Các phương trình từ 5.2.25 đến 5.2.29 biểu diễn mô hình đầy đủ cho đặc tính i-v của tranzitor NMOS Với mọi miền: iG = 0 iB = 0 (5..2.25) Vùng bị cắt: iD = 0 với vGS ≤ VTN (5.2.26) Vùng ba cực (tuyến tính): với vGS – VTN ≥ vDS ≥ 0 (5.2.27) Vùng bão hoà: với vDS ≥ (vGS – VTN) ≥ 0(5.2.28) Điện áp ngưỡng: (5.2.29) Sơ đồ tranzitor NMOS 5.2.2 PMOS Các tranzitor MOS có kênh kiểu p (tranzitor PMOS) dễ dàng được sản xuất. Thực tế, như đã đề cập, các tranzitor thương mại và các mạch tích hợp đầu tiên dùng PMOS do dễ dàng điều khiển được quá trình sản xuất công nghệ PMOS. Các thiết bị PMOS được tạo ra bằng cách tạo các vùng nguồn và máng kiểu p trong chất nền kiểu n, như được minh hoạ qua hình chiếu ngang trong hình 5.2.13. Hình 5.2.13 Hình chiếu ngang của tranzitor PMOS chế độ nâng cao Hoạt động định tính của tranzitor này cơ bản giống NMOS chỉ trừ điện áp bình thường và các cực dòng điện đảo ngược lại. Các hướng bình thường của dòng điện trong tranzitor PMOS được vẽ trong hình 5.2.13. Phải cần điện áp âm trên cực cửa so với cực nguồn (vGS < 0) để hút các lỗ trống và tạo lớp đảo ngược kiểu p trong vùng kênh. Để tạo sự dẫn điện trong tranzitor PMOS chế độ nâng cao thì điện áp cửa - nguồn phải âm hơn điện áp ngưỡng của kênh p, được ký hiệu là VTP. (NMOS: VTN T:threshold) Để giữ các phân cực ngược cho các lớp tiếp xúc nguồn – thân và máng – thân, vSB và vDB cũng phải nhỏ hơn không. Yêu cầu này được thoả mãn bằng vDS ≤ 0. Hình 5.2.14 minh hoạ một ví dụ về các đặc tuyến ra của tranzitor PMOS chế độ nâng cao. Với vGS ≥ VTP = –1V, tranzitor đóng. Với các giá trị vGS âm hơn, thì dòng điện máng tăng biên độ. Thiết bị PMOS hoạt động trong vùng ba cực với các giá trị VDS nhỏ, và trong vùng bão hoà với VDS lớn hơn. Các đường cong giống như của NMOS. Đây là kết quả của việc chọn chế độ làm việc với các giá trị điện áp vSG và vSD dương, và giả định hướng dòng điện dương là ra khỏi cực máng của tranzitor PMOS. Hình 5.2.14 Các đặc tuyến ra của tranzitor PMOS với VTP = –1V TÓM TẮT MÔ HÌNH TOÁN HỌC CỦA TRANZITOR PMOS Các phương trình từ 5.2.30 đến 5.2.34 tóm tắt mô hình toán học của tranzitor PMOS Với mọi miền iG = 0 iB = 0 (5.2.30) Vùng bị cắt: iD = 0 với vGS ≥ VTP (5.2.31) Vùng ba cực: với 0 ≤ |vDS| ≤ |vGS – VTP| (5.2.32) Vùng bão hoà: với |vDS| ≥ |vGS – VTP| ≥ 0 (5.2.33) Điện áp ngưỡng: (5.2.34) Với tranzitor PMOS chế độ nâng cao, VTP < 0. Các PMOS chế độ cạn kiệt cũng có thể được sản xuất, VTP ≥ 0 với các tranzitor này. Sơ đồ tranzitor PMOS Các biểu thức dòng điện máng cho tranzitor PMOS được viết ở dạng tương tự các biểu thức cho tranzitor NMOS trừ hướng dòng điện máng được đảo lại và các giá trị vGS và vDS bây giờ là âm. Tuy nhiên, vẫn phải đổi hai dấu trong các biểu thức. Tham số γ thường là giá trị dương cho cả hai loại kênh n và p, và điện thế thân - nguồn sẽ làm điện áp ngưỡng PMOS trở nên âm hơn. Có sự khác biệt quan trọng trong biểu thức tính Kp và Kn. Trong tranzitor PMOS, các hạt mang điện tích trong kênh là lỗ trống, do vậy dòng điện tỉ lệ với sự chuyển động của lỗ trống μp. Chuyển động của lỗ trống thường bằng 40% chuyển động của electron, do vậy với các điều kiện điện áp cho trước, thì dòng điện trong tranzitor PMOS sẽ chỉ bằng 40% dòng điện trong NMOS. Khả năng dẫn điện cao hơn dẫn đến tần suất hoạt động cao hơn trong các mạch số và tương tự. Do vậy, các tranzitor NMOS được chuộng hơn PMOS trong rất nhiều ứng dụng. 5.3 JFET Một loại tranzitor trường nữa có thể được làm mà không cần bọc ôxít bằng cách dùng các lớp tiếp xúc pn, như được minh hoạ trong hình 5.3.1. Thiết bị này, tranzitor trường lớp tiếp xúc, hay JFET, là một khối bán dẫn kiểu n và hai lớp tiếp xúc pn tạo cực cửa. mặc dù không phổ biến bằng MOSFET, nhưng JFET có rất nhiều ứng dụng trong cả thiết kế mạch rời và tích hợp, đặc biệt trong các ứng dụng tương tự và radio. Trong các mạch tích hợp, JFET thường có trong các quá trình BiFET, nó kết hợp các tranzitor lưỡng cực với JFET. JFET tạo thiết bị với dòng điện vào thấp hơn nhiều và trở kháng vào cao hơn nhiều so với tranzitor lưỡng cực. Trong JFET kênh n, dòng điện lại vào vùng các kênh ở cực máng và ra ở cực nguồn. Điện trở của vùng kênh được điều khiển bằng độ rộng của kênh qua điều chế các lớp cạn kiệt quanh các lớp tiếp xúc pn giữa cực cửa và kênh. Trong vùng ba cực, JFET đơn giản được coi là một điện trở được điều khiển bằng điện áp với điện trở kênh được xác định bằng: (5.3.1) trong đó ρ = điện trở suất của vùng kênh L = chiều dài kênh W = độ rộng kênh giữa các vùng cạn kiệt lớp tiếp xúc pn t = độ sâu của kênh (hướng vuông góc với mặt phẳng tạo bởi W và L), W và t là diện tích vuông góc với kênh. Khi có điện áp giữa cực máng và nguồn, thì điện trở kênh sẽ xác định dòng điện. Khi không có điện áp, như trong hình 5.3.1, vùng kênh có điện trở sẽ tồn tại đường nối giữa cực máng và nguồn. Điện áp ngược trên các điốt cửa – kênh sẽ làm lớp cạn kiệt rộng ra, làm giảm độ rộng kênh và dòng điện. Do vậy, JFET là chế độ cạn kiệt - điện áp phải được đặt vào cực cửa để đóng tranzitor. Hình 5.3.1 Cấu trúc JFET kênh n cơ bản và các kích thước quan trọng. (Chú ý độ rõ của lớp cạn kiệt trong chất kiểu n không được nêu trong hình) JFET trong hình 5.3.1 được vẽ với giả định các lớp tiếp xúc bước một mặt (NA >> ND) giữa cực cửa và kênh trong đó các lớp cạn kiệt chỉ mở rộng vào vùng kênh. Chú ý cần hiểu các tính chất vật lý của lớp tiếp xúc pn được dùng để tạo JFET. JFET với các điện thế đặt vào Hình 5.3.2a là một JFET với 0V trên cực máng và nguồn và với điện áp cực cửa vGS = 0. Độ rộng kênh là W. Trong hoạt động thường, điện áp ngược phải được duy trì trên lớp tiếp xúc pn để tách riêng cực cửa và kênh Điện thế ngược này cần vGS ≤ 0V. a) b) c ) Hình 5.3.2 a) JFET với điện áp cửa-nguồn bằng không. b) JFET với điện áp cửa-nguồn âm và ít âm hơn điện áp bị kẹp Vp. Chú ý W’<W. c) JFET bị kẹp với vGS= Vp. Trong hình 5.3.2b, vGS giảm đến giá trị âm, và các lớp cạn kiệt làm tăng độ rộng. Độ rộng của kênh giảm, với W’ < W, tăng điện trở của vùng kênh, xem phương trình 5.3.1. Do lớp tiếp xúc cửa - nguồn được mắc ngược, dòng điện cửa sẽ bằng dòng bão hoà ngược của lớp tiếp xúc pn, thường là giá trị rất nhỏ và sẽ giả sử iG 0. Với vGS âm hơn, độ rộng kênh tiếp tục giảm, làm tăng điện trở của vùng kênh. Cuối cùng, điều kiện trong hình 5.3.2c tới vGS = Vp là điện áp bị kẹp, Vp là giá trị (âm) điện áp cửa - nguồn với nó vùng kênh dẫn điện biến mất hoàn toàn. Kênh trở thành bị kẹp khi vùng cạn kiệt từ hai lớp tiếp xúc pn hợp ở trung tâm của kênh. Ở điểm này, điện trở của vùng kênh sẽ là vô cùng. Khi vGS tăng lên nữa cũng không ảnh hưởng nhiều đến diện mạo trong của thiết bị trong hình 5.3.2c. Tuy nhiên, vGS không được vượt quá điện áp đánh thủng của lớp tiếp xúc cửa – kênh. a) b) c ) Hình 5.3.3 a) JFET với điện áp máng - nguồn nhỏ. b) JFET với kênh bị kẹp với vDS = vDSP. c) JFET với vDS lớn hơn vDSP. Kênh JFET với điện thế máng - nguồn Các hình 5.3.3a và 5.3.3c là các điều kiện của JFET để tăng các giá trị điện áp máng - nguồn vDS lên đến giá trị không đổi vGS. Với giá trị vDS nhỏ, như trong hình 5.3.3a, kênh có điện trở nối cực máng và cực nguồn, JFET hoạt động ở vùng ba cực, và dòng điện máng sẽ phụ thuộc vào điện áp máng - nguồn vDS. Giả sử iG = 0, dòng điện vào cực máng phải ra ở cực nguồn như trong MOSFET. Tuy nhiên chú ý là điện thế ngược trên lớp tiếp xúc cửa – kênh lớn hơn khi ở cuối kênh hơn ở cuối nguồn, và do vậy lớp cạn kiệt rộng hơn ở cuối tranzitor hơn ở cuối nguồn. Khi vDS tăng, lớp cạn kiệt ở cực máng trở nên rộng hơn nhiều cho đến khi kênh kẹp ở gần máng, như trong hình 5.3.3b. Đầu tiên kênh kẹp xảy ra với: vGS – vDSP = Vp hoặc vDSP = vGS – Vp (5.3.2) trong đó vDSP là điện áp cực máng cần để kẹp kênh. Khi kênh JFET bị kẹp, dòng điện máng bão hoà, giống như MOSFET. Các electron được tích luỹ xuống kênh, đi vào vùng cạn kiệt, vào quét qua máng do tác động của điện trường. Hình 5.3.3c cho thấy sự bão hoà với giá trị vDS lớn hơn. Điểm bị kẹp dịch về cực nguồn, làm giảm độ dài của vùng kênh có điện trở. Do vậy JFET có cách điều chế độ dài kênh giống như JFET. Các đặc tuyến i-v của JFET kênh n Cấu trúc của JFET khác nhiều với MOSFET, nhưng các đặc tuyến i-v lại giống hệt nhau. Chúng ta sẽ dựa vào sự giống nhau này và không diễn giải các phương trình JFET ở đây. Tuy nhiên, mặc dù tương đương về toán học, nhưng các phương trình cho JFET thường được viết ở dạng hơi khác so với MOSFET. Chúng ta có thể bắt đầu phát triển dạng này với biểu thức vùng bão hoà cho MOSFET, trong đó điện áp ngưỡng VTN được thay bằng điện áp kẹp Vp: (5.3.3) Đưa (-VP)2 ra ngoài sẽ có hay (5.3.4) trong đó tham số IDSS được tính bằng hay (5.3.5) Điện áp kẹp VP thường khoảng từ 0 đến –25V, và giá trị IDSS từ 10 μA đến hơn 10A. Nếu thêm điều chế độ dài kênh, biểu thức cho dòng điện máng trong vùng bị kẹp (bão hoà) trở thành với vDS ≥ vGS – VP ≥ 0 (5.3.6) Đặc tuyến truyền đạt của JFET hoạt động trong vùng bị kẹp, dựa vào phương trình 5.3.6, được chỉ ra trong hình 5.3.4. IDSS là dòng trong JFET với vGS = 0 và biểu diễn dòng lớn nhất trong tranzitor ở các điều kiện hoạt động bình thường do diod cực cửa được giữ ở điện thế ngược với vGS ≤ 0. Hình 5.3.4 Đặc tuyến truyền đạt cho JFET hoạt động trong vùng bị kẹp với IDSS = 1 mA và VP = –3.5V. Hình 5.3.5 Các đặc tuyến ra cho JFET với IDSS = 200 μA và VP = –4V. Các đặc tuyến ra tổng thể cho JFET kênh n được minh hoạ trong hình 5.3.5 với λ = 0. Chúng ta thấy rằng dòng điện máng giảm từ giá trị lớn nhất IDSS xuống không khi vGS từ không giảm xuống điện áp bị kẹp VP. Vùng ba cực của tranzitor cũng rất rõ trong hình 5.3.5 với vDS ≤ vGS – VP. Chúng ta có thể có biểu thức cho vùng ba cực của JFET dùng phương trình cho vùng ba cực của MOSFET. Thay Kn và VTN trong phương trình 5.2.25 ta có: với vGS ≥ VP và vGS - VP ≥ vDS ≥ 0 (5.3.7) Các phương trình 5.3.6 và 5.3.7 biểu diễn mô hình toán học cho JFET kênh n. JFET kênh p JFET kênh p có thể được làm bằng cách đảo ngược các cực của các vùng kiểu n và p trong hình 5.3.1, như được minh hoạ trong hình 5.3.6. Như với PMOSFET, hướng dòng điện trong kênh ngược với hướng trong tranzitor kênh n, và dấu của các điện áp phân cực hoạt động cũng đảo lại. Hình 5.3.6 JFET kênh p với các điện áp phân cực Hình 5.3.7 Ký hiệu mạch JFET a) n-kênh, và b) p-kênh Các ký hiệu mạch và tóm tắt mô hình JFET Các ký hiệu mạch và các điện áp cực và dòng điện cho các JFET kênh n và p được trình bày trong hình 5.3.7. Mũi tên xác định phân cực của điốt cửa – kênh. Các cấu trúc trong các hình 5.3.1 và 5.3.6 là đối xứng, cũng như đối với MOSFET, và các cực nguồn và máng thực tế được xác định bằng các điện áp trong mạch trong đó JFET được dùng. Tuy nhiên, mũi tên chỉ lớp tiếp xúc cửa – kênh thường được dùng để chỉ cực nguồn của tranzitor. Dưới đây là tóm tắt các mô hình toán học cho JFET kênh n và p. Do JFET là thiết bị ba cực, nên điện áp bị kẹp không phụ thuộc vào điện áp các cực. JFET KÊNH n Với mọi vùng: iG = 0 với vGS ≤ 0 (5.3.8) Vùng bị cắt: iD = 0 với vGS ≤ VP (VP < 0) (5.3.9) Vùng ba cực: với vGS ≥ VP và vGS – VP ≥ vDS ≥ 0 (5.3.9) Vùng bị kẹp: với vDS ≥ vGS – VP ≥ 0 (5.3.10) JFET KÊNH p Với mọi vùng: iG = 0 với vGS ≥ 0 (5.3.11) Vùng bị cắt: iD = 0 với vGS ≥ VP (VP > 0) (5.3.12) Vùng ba cực: với vGS ≤ VP và |vGS – VP| ≥ |vDS| ≥0 (5.3.13) Vùng bị kẹp: với |vDS| ≥ |vGS – VP| ≥ 0 (5.3.14) Nói chung, JFET hoạt động giống như MOSFET ở chế độ cạn kiệt, và JFET được phân cực cũng giống như MOSFET ở chế độ cạn kiệt. Hơn nữa, các thiết kế mạch phải đảm bảo được điốt cửa – kênh luôn ở điện thế ngược. Đây không phải là điều đáng lo cho MOSFET. Tuy nhiên, trong nhiều trường hợp cụ thể, điện thế thuận của điốt JFET thực tế có thể được dùng để tạo thuận lợi. Chẳng hạn, chúng ta biết rằng điốt silic có thể được mắc thuận với điện áp 0.4 đến 0.5V mà không dẫn điện. Trong các ứng dụng khác, điốt cực cửa có thể được dùng như là một kẹp điốt bên trong, và trong một số mạch dao động kí, độ dẫn thuận của điốt cực cửa được dùng để ổn định biên độ dao động ký.