Bài giảng Điện tử cơ bản - Chương 10: Các phần tử tích trữ năng lượng

GT ÑIEÄN TÖÛ CÔ BAÛN Ch10. CAÙC PHAÀN TÖ ÛTÍCH TRÖÛ NAÊNG LÖÔÏNG 1 8.1 Ñaïi Cöông ÔÛ caùc chöông treân, ta xeùt keát quaû daùp öùng ngoõ ra theo taùc ñoäng ngoõ vaøo trong thôøi gian xaûy ra nhanh voâ haïn, hoaëc xeùt trong cheá ñoä tónh. Trong thöïc teá, ñaùp öùng cuûa maïch ñieän coøn tuyø thuoäc thôøi gian, vaø thôøi gian treå ñoù thöôøng coù yù nghóa quan troïng nhö seõ xeùt ñeán sau ñaây. Thí duï, xeùt maïch treå vaø söï quan troïng cuûa thôøi gian trong bieåu thò ñaùp öùng cuûa maïch goàm hai maïch ÑAÛO (Inverter – Not) ôû H. 8.1 sau vi voB voA H.8.1 Ñaùp öùng ngoõ ra laø ñaùp öùng lyù töôûng, ñaùp öùng treå coù daïng nhö H. 8.2 2 Ñaùp öùng thöïc teá- Ñaùp öùng quan saùt: vi voA Ñaùp öùng lyù töôûng ( mong muoán) Ñaùp öng quan saùt voB Ñaùp öùng lyù töôûng Ñaùp öùng quan saùt Treå 3 Ñeå giaûi thích tính chaát thôøi gian cuûa ñaùp öùnh maïch, ta phaûi ñöa theâm vaøo hai phaàn töû môùi laø tuï ñieän vaø cuoän caûm. Vôùi MOSFET ta coù ñieän dung lieân cöïc CGS nhö ñieãn taû ôûH. 8.3 Cöïc thoaùt D n keânh n Kim Cöïc coång Oxid MOSFET keânh n loaïiï p Silicon D n G Cöïc nguoàn S CGS S Chuù yù: Vôùi BJT coù hai tuï lieân cöïc Cbe vaø Cbc. 4 8.2 Tuï ñieän - 1. Tuï ñieän + Ñ - Trò soá ñieän dung + i A - + eä A n - CF    + d m - + : haèng soá ñieän moâi töông ñoái oâ -  + i A tieát dieän baûng kim loaïi ( m2) d khoaûng caùch hai baûng cöïc(m) d Ñaëc tính cuûa tuï ñieän q Cv CFV    dq dv iC dt dt 1 E Cv2 2 Tuï ñieän laø linh kieän tích tröû naêng löôïng, laø linh kieän nhôù ( memory device) 5 Various types of capacitor A capacitor is an electronic device for storing charge. Capacitors can be found in almost any complex electronic device. They are second only to resistors in their There are many different types of capacitor but they all work in essentially the same way. A simplified view of a 6 • Ảnh hưởng điện trường và thông lượng 7 • Điện dung cổng MOSFET • Điện dung cổng – kênh được tính gần đúng: S WL ox ox dd • trong đó  ox  3,9 o là hằng số điện môi của oxid silic , d là bề dày của lớp oxid silic, L là độ dài kênh, và W là độ rộng kênh. Tích số WL là điện tích cổng. 8 • Vì số điện tích của cổng trải dài kênh nên ta có  WL Cox C WL GSd ox • trong đó  C  ox ox d N nnlà điện dung cổng – kênh trên đơn vị diện tích của cổng MOSFET • Ta có mạch tương đương của mạch inverter MOSFET như hình sau: 9 • Thí dụ: Hảy tính trị số điện dung CGS của các MOSFET có 2 kích thước sau ( hình) , tất cả cùng có Cox = 4fF/ m • Các MOSFET M3, M4, M5 : có trị sô điện dung là 48 fF, vì đều có cùng điện tích 12  m 2 , • M6 có điện dung lớn nhất 144fF • M2 có điện nhỏ nhất 36fF • M1 có điện dung 64fF và M7 có điện dung 108 fF. 10 + 8.4 Maïch RC nối tiếp Phaân tích maïch RC sau ( H.8.5) AÙp duïng KVL cho: R Ri t  v t v i(t) CI + 10V dv t vI(t) C vc(t) RCC  v t v - dt cI Giaû söû coù: vII t  V ( V cho tröôùc) H.8.5 vVCo0  o Giaûi cho: vCtc(t) = vCtd(t) + vCxl(t) 11 8.3 Cuoän caûm Trò soá ñieän caûm loõi töø L ( H – Henry) Ñaëc tính cuoän caûm di vL daây ñoàng dt 1 E Li2 2 Cuoän daây coù tính tích tröû naêng löôïng ñieän, cuoän daây laø linh kieän nhôù. Chuù yù: Tuï ñieän coù tính nhôù theo ñieän theá Cuoän caûm coù tính nhôù theo doøng ñieän 12 13 • Tự cảm do dây nối • Điện dung và cuộn cảm dây nối trong IC 14 • Với các hình dạng trên , ta lần lượt có: • và cả hai cách nối cho: • Thí dụ: Xét cách kết nối trong IC theo hình 27, có W m = 2  m , G = 0,1 , và   3,9 o . Hảy tính điện dung và tự cảm trên đơn vị chiều dài. Tính được theo công thức (9.53) và (9.54) trên: C690 pF / m 0,69 fF /  m L63 nH / m 63 fF /  m 15 • Thí dụ 2: • Xét mô hình bản mạch in có điện dẫn hình trụ trên một mặt phẳng như ở hình 28. Cho R = 0,5mm, H =2 mm, và   o . Tính điện dung và tự cảm trên đơn vị choiều dài. • Giải: • Áp dụng hai công thức (9.55) và (9.56) lần lược tính được kết quả sau: C 27 pF / m L 410 nH / m . 16 + 8.4 Maïch RC Phaân tích maïch RC sau ( H.8.5) AÙp duïng KVL cho: R Ri t  v t v i(t) CI + 10V dv t vI(t) C vc(t) RCC  v t v - dt cI Giaû söû coù: vII t  V ( V cho tröôùc) H.8.5 vVCo0  o Giaûi cho: vCtc(t) = vCtd(t) + vCxl(t) 17 1. Nghieäm thuaàn nhaát ( töï do) dv t RCc  v t 0 dt c dv t v t cc0 dt RC dv t dt c  vc  t RC pt t  vctd  t  Ae  Ae,   RC 2. Nghieäm xaùc laäp ( cöôõng böùc) Giaûi phöông trình coù veá sau: dv t RCC  v t V dt cI Coù theå thay theá vc(t) vaø vaø giaûi tìm trò soá cuûa A, hoaëc coù theå lyù luaän ôû cheá ñoä xaùc laäp (hay cheá ñoä döøng) khi t  voâ haïn hay dvc(t) / dt 0, neân cho: vVcxl() t I 18 Vaäy nghieäm toång coäng: vCtc t  v Ctd t v Cxl  t Aet  V Xaùc ñònh A: I vVCo0  AVVAVVI  o   o  I Thay vaøo laïi vc(t) ñöôïc: t  vC t  V I  V o  V I  e t  Vi  V f  V i  e Xaùc ñònh trò soá doøng ñieän: dv t  V V  i CC   o I et  C dt R Ñieän theá qua ñieän trôû R: VVoI t  vR  t  Ri t  R  e R t   VoI  V e 19 Ñaùp öùng ñieän theá hai ñaàu tuï: vc(t) VI t  vC t  V I  V o  V I  e Vo 0 RC t Neáu vc(0) = 0, phöông trình cho: t  vCII t  V 0  V e t  VeI 1  VV i t  CII ett e RC R t  vRI t  Ri t V e 20 • Tụ nạp điện (Charging a Capacitor) 21 Đường cong nạp 22 Khi VI = 0 Tuï xaõ, ñieän theá hai ñaàu tuï giaûm daàn töø VI ( trò tuï naïp ñaày deán 0 theo haøm muõ: vC(t) ttVI vcI t  Ae V e ta coù ñaùp öùng theo h. 0 RC t Do ñoù , neáu ta taùc ñoäng vaøo maïch RC moät chuoåi xung, ñaùp öùng ngoõ ra: vC(t) t 23 • Đường cong nạp – xã (tích - phóng) • Tại t = 0, 693 ta có trị 50% 24 25 8.5 Maïch RL Töông töï nhö phaân tích maïch RC, ta coù: di R vIL  i R  L  0 + dt i(t) di + vI L L  iLI R  v iL(t) vL dt - Ta coù nghieäm thuaàn nhöùt (töï do): - L i t  Aet  ,  Ltd R VV i t II, i t   Aet  LxlRR Ltc VV i00 II  A   A   L RR VVIIt  R L t iL  t 11  e   e RR  26 Vaø: di VI  R R L t R L t vLI L  L  e  V e dt R L R L t vRI t  Ri t  V1  e  Giản đồ nạp xả của mạch RL tương tự như của mạch RC nhưng với doøng ñieän thay vì vôùi ñieän theá. Khi cho chuoåi xung vaøo, ta coù ñaùp öùng ra laø chuoåi xung nhoïn. 27 8.5. Truyeàn treå vaø maïch soá Xeùt maïch logic goàm hai coång ñaûo Vs Vs RL RL + vi voB vo1 Vo2 voA viB VI CGS - + Ta coù maïch töông ñöông 01 taïi B: Giaû söû vB(0) =0 khi t =0 vaø t > 0 RL AÙp duïng coâng thöùc ñieän theá hai ñaàu tuï C : i(t) GS + vI t R C =Vs vB  L GS  - CGS vBSS V 0  V e 28 Tìm thôøi gian leân tr ñeå vB = VOH. Hay v t RL C GS  B vOH V S V S e vOH Tính t : r VV et RL C GS  S OH VS VVS OH tr R L C GS ln 0 tr t VS VS  RCL GS ln VVS OH Thí duï: Cho RL = 1 K , CGS = 0,pF, VS = 5V, VOH = 4V 3 12 54 tr 1.10 0,1.10 ln 5  0,16ns RC 0,1 ns 29 Thôøi gian xuoáng tf khi 10 Maïch töông ñöông khi 1  0 taïi B Do MOSFET daãn, tuï xaõ ta coù maïch: RTH RL i(t) + + + VTH Vs - vB - CGS + - RON CGS vB - RON VVRRRTH S, ON L ON RRON L Thôøi gian treå tf khi vB giaûm ñeán VOL cho: tf R TH C GS VOL V TH  V S  V TH  e t R C VV e f TH GS  OL TH VVS TH VVVVOL TH S TH tf  R TH C GSln  R TH C GS ln VVVVS TH OL TH 30 Thí duï: Vôùi MOSFET coù: RL = 1k  , RON = 10 , VS = 5 V, CGS = 0,1 fF, VOH = 4 V VOL = 1 V, VTH = 0V. Tính ñöôïc: 121 0 12 1 t f  10 0,1.10 ln   10 0,1.10 ln 5 0 5 1,6 ps RC1 ps Chuù yù: Ñeå coù toác ñoä cao, töùc caùc tr vaø tf phaûi nhoû  RL nhoû vaø RON nhoû 31 Thí du 2ï: Cho maïch goàm hai coång Inverter noái tieáp nhau nhö ôû hình 8.1, nhöng Vôùi MOSFET coù: RL = 10k , RON = 10k , VS = 5 V, CGS = 100 fF, VOL = 1 V, VOH = 4V. laàn löôït tính ñöôïc: RON 15 VVVTH S 5  RRON L 1 10 11 RRL ON 10 1 10 RTH   k   k  RRL ON 10 1 11 3 VVOL TH 10.1015 1 5 11 tf  R TH C GS 2 ln    100.10 ln VVS TH 11 5 5 11 109 3 ln 0,1928ns 11 25 VVOH S 3 15 45 tr  R L C CG2 ln   10.10 100.10 ln VVS TH 5 5 11 11 109 ln 1,5141ns 50 32 Thí duï 2: AÛnh höôûng ñoä daøi daây noái trong chip VLSI Giaû söû daây noái giöõa hai coång INVERTER ñoái nhau vaø daøi 1 cm. Keát quaû daây noái daøi taïo neân tuï ñieän vaø ñieän trôû. Thôøi gian treå RC naøy lôùn thôøi gian treå RC cuûa caùc Inverter noái nhau vôùi daây ngaén hôn. Xeùt maïch sau: Vs Vs RL RL vIN1 vo1 Rw vc vo2 RON Cw CGS2 CGS1 RON Vôùi : L RR W W CWo LWC L R C R LWC L2 R C W WW o o 33 Vôùi: L = 1000/um, W = 1 /um, R = 2 , Co = 2pF/um2. Tính ñöôïc: RTH+Rw RkW 1000 2  2  i(t) + + C1000 2 fF 2 pF VTH W CGS2+Cw vc 3 12 - RWW C2.10 2.10 4 ns - Maïch töông ñöông cho: vôùi VOH = 4V, VOL = 1V , RL = 10k, RON = 1k vaø CGS2 = 100fF, Vs = 5V Keát quaû: tf  R L  R w CGS 2  C w  ln 11/ 50 3 15 10  2 .10 100  2000 .10 ln 11/ 50  38,15ns  tr  R L R ON  R W C GS2  C w  ln3 25 12,9ns Thôøi gian treå lôùn hôn khi khoâng coù aûnh höôûng daây noái trong VLSI 34 8.6 Traïng thaùi vaø nhôù R Nhôù laïi maïch RC cho: v t V  v0  V et  i(t) CICI      + + t  vI C vc Vf  V i  V f  e - - VI bieân ñoä xung, Vi trò ban ñaàu, Vf trò cuoái vI vC VI VI -t/RC vC=VI + ((vc(0)-VI)e vC(0) t > 0 0 t t 35 Löu yù, ñieän theá tuï ñieän taïi t  0 laø ñoäc laäp vôùi daïng cuûa ñieän theá vaøo tröôùc t = 0. Thay vaøo ñoù, noù chæ phuï thuoäc vaøo ñieän theá tuï ñieän taïi t = 0, vaø ñieän theá vaøo ôû t  0 . Traïng thaùi laø toùm taét nhöõng ngoõ vaøo xaùc ñaùng ñaõ qua ( quaù khöù) ñeå döï ñoaùn töông lai. Vôùi: q = CV vôùi tuï ñieän tuyeán tính , ñieän theá tuï ñieän V cuõng laø bieân traïng thaùi thöïc teá laø bieán traïng thaùi Trôû laïi bieåu thöùc cuûa maïch RC: vCCI t  f v0, v t t  vCICI t  V  v0  V e Toùm taét ngoõ vaøo xaùc ñaùng quaù khöù ñeå döï ñoaùn töông lai 36 Ta thöôøng quan taâm ñeán ñaùp öùng maïch vôiù: Traïng thaùi zero vC(0) = 0 Ngoõ vaøo zero vI (t) = 0 Töông öùng: Ñaùp öùng traïng thaùi zero hoaëc ZSR (Zero state response): t RC vCII V V e Ñaùp öùng vaøo Zero hoaëc ZIR ( Zero input response): t RC vCC v0 e 37 8.7. Bộ nhớ số Tröôùc tieân ta chöùng toû khía caïnh cuûa tuï ñieän C vaø cuoän caûm L taïo neân boä nhôù baèng caùch duøng khaùi nieäm traïng thaùi ñöôïc duøng trong laõnh vöïc töông töï. Ñaëc tính nhôù cuõng ñöôïc duøng trong laõnh vöïc soá ñeå caáy vaøo boä nhôù soá baèng caùch duøng khaùi nieäm töông töï traïng thaùi soá. 1. Khaùi nieäm traïng thaùi soá Thí duï: Xeùt coäng saùu soá treâm maùy tính tay sau: 2 + 9 + 6 + 5 + 3 + 8 duøng phím M+ Thí duï 2: Tính (a x b) + ( cx d) Trò soá löu tröû trong boä nhôù ñôn giaûn laø bieán traïng thaùi soá töông ñöông nhö trò soá bieán traïng thaùi töông töï treân tuï ñieän. 38 2. Toùm löôïc phaàn töû nhôù soá dIN dIN Store M store dout dOUT nhôù 1 Nhôù ngoõ vaøo khi store leân möùc cao. Gioáng nhö camera ghi vaøo (dIN) khi ngöôøi duøng aán nuùt môû maøn traäp. Giaù trò ghi ñöôïc nhìn taïi dOUT. 39 3. Thieát keá phaàn töû nhôù A. Maïch thöû laàn ñaàu dIN storage node dOUT * dOUT dIN store CM Phaàn töû nhôù C store dIN storage node dOUT dIN storage node dOUT store =1 store =0 C C RL t RL C vC veC  5. V trò soá löu tröû 5V TRC ln OH L 5 luoân bò ró VOH Ñoä roäng xung store >> RONC T t 40 Maïch thöû laàn hai Ñeå coâ laäp tuï vôùi vôùi maïch ñoïc trò soá nhôù, maïch buffer theâm vaøo raát coù lôïi. dIN dOUT RIN store =0 buffer CM RL V TRC ln OH IN M 5 RIN >> RL, Maïch toát hôn, nhöng coøn chöa hoaøn haûo. Ñeå traùnh tuï bò ró ta maéc theâm RP: dIN dOUT RIN store =0 Rp buffer CM RL 41 C. Maïch thöû laàn ba- Boä nhôù tónh Ñeå khaéc phuïc söï rỉ cuûa tuï, ta cuøng hoài tieáp vaø coâng taéc ñaûo storage /Storage dIN * dOUT RIN store =0 buffer CM buffer + refresh Khi ngoõ ra phaàn töû nhôù leân möùc 1, coâng taéc ñoùng vaø cho moät doøng ñieän tích nhoû vaøo nuùt storage ñeå buø söï rỉ cuûa tuï. Vì noù naïp ñieän vaøo nuùt neân coâng taéc naøy ñöôïc goïi laø coâng taéc naïp (trickle switch). Ñieän trôû ON cuûa coâng taéc naïp lôùn hôn ñieän trôû coâng taéc nhôù, ñeå ngoõ vaøo naïp coù theå deã daøng laøm taêng naêng suaát bôûi ngoõ vaøo dIN. Giaù trò beân ngoaøi khoâng aûnh höôûng ñeán nuùt nhôù. Boä nhôù ñöôïc goïi laø phaàn töû nhôù tónh 1-bit hay maïch choát-D tónh. 42 D. Maïch thöû thöù tö Ñeå coâ laäp ngoõ ra vôùi taûi baèng coång daûo /store * dOUT dIN CM store buffer + decoupled refresh 43 Sô ñoà: Boä nhôù 4-bit(4-bit Memory dIN Decoder store A d M 00 IN S M Address dOUT MOSFET dOUT 01 B dIN S M d A OUT MOSFET 10 C aoa1 ao a1 2 dIN S M Address d B OUT MOSFET D 11 dIN S M C dOUT MOSFET IN store OUT OUT IN D 44 Sơ đồ RAM ( dung lượng C = 2m X2n) 45 Vaøi maïch logic tuaàn töï Maïch logic tuaàn töï laø maïch khoâng chæ tuaân theo caùc ñònh luaät ñaïi soá Boole, maø coøn phaûi tuaân theo traïng thaùi quaù khöù (tröôùc ñoù) cuûa maïch.  Tính nhôù( löu tröû traïng thaùi) Caùc maïch logic tuaàn töï thöôøng gaëp laø: RS flip-Flop, JK Flip-Flop, T-Flip-Flop, D – Flip Flop 46 IV. Mạch logic tuần tự 1.Mạch FlipFlop • SR-FF S S Q Q Q Q R 47 R FlipFlop SR-FF Bảng chân trị S R Q+ function 0 0 Q- store S S Q 0 1 0 reset Q 1 0 1 set Q 1 1 X inhibit Q R 48 R Mạch SR-FlipFlop và bảng trạng thái S Q Inputs Outputs R Q S R Q 0 0 Present state 0 1 Reset 1 0 Set 1 0 Disallowed 49 Giản đồ thời gian RS flip-flop S R Q Time 1 0 1 1 S 0 0 1 0 0 0 1 1 R 0 1 0 0 0 0 0 1 Q 0 0 0 0 0 1 0 0 0 0 Flip-flop Flip-flop Flip-flop Flip-flop 1 0 1 is set is reset is reset is set (but Q = 0) 0 0 1 already 50 RS flip-flop với các ngõ enable, preset, và clear Preset (P ) Preset S Q Clear S E R Q R Q Clear (C) Enable Timing diagram 51 Mạch D flip-flop : Sơ đồ chức năng, ký hiệu, và giản đồ thời gian D Q 1 D S Q S Q Q D Q 1 1 2 2 R Q R Q Q 1 1 2 Q =Q 2 2 CLK Q E E 1 2 CLK CLK Device symbol Functional diagram Timing diagram 52 Mạch chốt(Data latch) và giản đồ thời gian D S Q D Q Enable E R Q E Q D Enable Q 53 • JK- Flip Flop 4027 7 S 6 J Q 1 3 CP 5 K QN 2 R 4 54 Ký hiệu xung kích ( xung nảy) • Nảy bằng mức cao của xung: = 1 • Nảy bằng cạnh lên (hướng dương) của xung: = • Nảy bằng cạnh xuống (hướng âm) của xung: = 55 • Do có mắc các cổng ở ngõ vào như sau: a.Nảy ở cạnh lên: b.Nảy bởi cạnh xuống CK /CK Vo ck CK /ck /CK tp tp Vo Vo 56 a. Nảy bởi cạnh lên b. Nảy bởi cạnh xuống JK flip-flop : sơ đồ chức năng và ký hiệu linh kiện Master Slave S Q S Q Q J Q J 1 1 2 2 CLK E CLK 1 E2 Q2 Q K R Q K Q 1 1 R2 Device symbol Functional diagram 57 Bảng chân lý của JK flip-flop J Q CLK K Q JK flip-flop J K Q n n n +1 0 0 Q n 0 1 0 (reset) 1 0 1 (set) Q (toggle) 1 1 n 58 • JK-Flip Flop J Q CK J K Q /Q CK JK-FF K /Q 0 x x Qo /Qo Khắc phục trạng thái 0 0 Qo /Qo S = R = 1 bị cấm, trở thành J = K = 1 0 1 0 1 các ngõ ra bị đảo 1 0 1 0 ( togle). JK-FF có rất nhiều 1 1 /Qo Qo ứng dụng trong kỹ thuật số. 59 JK-Flip Flop với Preset (hoặc S) và Clear (hoặc R) PRE CLR CK S R Q /Q 0 0 x x x * * Nonstable S J Q 0 1 x x x 1 0 CP K QN 1 0 x x x 0 1 R 1 1 1 0 0 Qo /Qo Hold 1 1 1 0 1 0 1 Reset S 1 1 1 1 0 1 0 Set J Q CP 1 1 1 1 1 /Qo Qo K QN Toggle R 60 • D-Flip Flop và T- Flip Flop 7 D S 6J Q1 CK 3CP 5K QN 2 R 4 7 T S 6J Q1 CK 3CP 5K QN 2 R 61 4 D-Flip Flop CK Dn Qn+1 D S 0 x Qn J Q CP 1 0 0 K QN 1 1 1 R S S D Q D Q CP QN CP QN R R Ứng dụng D-FF : bộ truyền số liệu, bộ ghi dịch.62 • T-Flip Flop CK Tn Qn+1 T J Q Ck T-FF 0 Qn K /Q 1 /Qn T-FF được sử dụng trong thiết kế các mạch đếm ( counter) ( xem lại chương 8. IC) 63 Sơ đồ chân các IC FlipFlop thường gặp 64 Flip-Flop Types with State Tables 65 2.Mạch đếm ( counter) ký hiệu,bảng trạng thái và giản đồ thời gian State Reset Input pulses b 2 b 1 b 0 0 0 0 0 1 0 0 1 Clock binary counter 2 0 1 0 input 3-bit 3 0 1 1 4 1 0 0 5 1 0 1 b2 b1 b0 6 1 1 0 Functional representation of binary counter 7 1 1 1 Timing table Clock t b0 t b1 t b2 t Timing diagram 66 Mạch đếm 10 Input pulses b3 b2 b1 b0 0 0 0 0 0 Reset 1 0 0 0 1 2 0 0 1 0 4-bit 3 0 0 1 1 Clock binary 4 0 1 0 0 counter 5 0 1 0 1 b b b b 3 2 1 0 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 Reset 67 Mạch đếm không đồng bộ ( Ripple counter) Q Q Q Input 3 2 1 1 1 1 0 0 0 0 0 1 0 1 0 J Q J Q J Q Clock 0 1 1 CLK CLK CLK input 1 0 0 K K K 1 0 1 1 1 0 Q Q1 Q2 3 1 1 1 68 Mạch đếm không đồng bộ 69 • Dạng sóng mạch đếm 70 Mạch đếm đồng bộ 3- bit Q 0 Q 1 Q 2 1 T Q 0 T Q 1 T Q 2 CLK CLK CLK Q 0 Q Q 2 1 Clock input 71 Mạch đếm nhị phân 3-bit và giản đồ trạng thái 1 T 3 Q 3 T 2 Q 2 T 1 Q 1 Q 3 Q 2 Q 1 CLK 000 001 010 011 111 110 101 100 72 Sơ đồ trạng thái mạch đếm lên - xuống 4 bit 01 00 10 11 73 Mạch đếm vòng (Ring counter) Init Q3 Q2 Q1 Q0 PR CLR CLR CLR S Q 3 S Q2 S Q1 S Q0 CLK CLK CLK CLK R Q R Q R Q R Q 3 2 1 0 Clock input 74 • IC đếm thường gặp • Đếm 10 Đếm 12 Đếm 16 75 3.Mạch ghi dịch song song 4 – bit (Four- bit parallel register) Q 0 Q1 Q2 Q3 D Q D Q D Q D Q 0 1 2 3 CLK CLK CLK CLK “Load” input b0 b1 b2 b3 76 Mạch ghi dịch 4-bit (Four-bit shift register) Q0 Q1 Q2 Q3 b Serial 1 Serial D Q D Q D Q D Q input 0 1 2 3 output CLK CLK CLK CLK Clock input 77 • IC Ghi dịch thông dụng vào song song-ra nối tiếp Phổ dụng 78 Sơ đồ RAM dùng MOS 79 • IC RAM 80 DRAM ( Dynamic RAM-Dynamic MOS cell) • Khác với SRAM ( Static RAM) gồm 1 tế bào nhớ là FlipFlop MOS. • DRAM 1 tế bào nhớ là 1 tụ MOS , khi nạp đầy là mức cao, khi xã hết là ở mức thấp. Word line D C T 81 7.Cấu trúc 1 hệ thống nhận và điều khiển Sensor signals Other computers and instrumentation systems Signal interface Communication User Software Microcomputer links Signal interface To To displays actuators 82 • Sơ đồ DRAM Row decoders Cấu trúc bên trong DRAM Row clock Column clock Address demultiplexer Data out A i Memory array Data in Ao Sense Amp. Write signal WE write signals Memory Write array RAS,CAS clocktiming generator CAS column clock Column decoder RAS Row clock signal 83 Cách đọc tên ghi trên IC • Mã số IC (2) loại linh kiện 14 13 9 8 uA 741 C N (4) loại vỏ F 95 16 1 2 3 4 5 6 7 (3) Dãi nhiệt độ (1) Tên hãng (7) Chử tắt (6)Tuần lễ của năm tên hãng (5)Năm sản xuất 84 • Giải thích từ ngữ: (1). Tên hãng: uA – FND hãng Failchild; AD - Analog Devices; CA , CD – RCA; TL,TIL,SN Texas Intruments; LM-National Semiconductor Corp. MC, MOC - Motorola ICM – Intersil BB – BurrBrown NE, SE Signetics 85 (2) Chức năng linh kiện: OP.amp: LM741; 52 741; 72 741; CA 3741; TL062/082/084 ; MC 1741; IC số: 7474; 7476 FlipFlop 74LS00, CD 4011 Cổng NAND 7447; 4511 Giải mã (3). Dải nhiệt độ: C ( commercial -thương mại): từ 0 đến 75oC I ( Industrial -công nghiệp) : từ -25 đến + 80oC M ( Militaty -quân đội) : từ - 55 86 đến + 125oC (4) Loại vỏ: D plastic dual-in-line package ( DIL, DIP) FH, FK ceramic chip carrier FN plastic chip carrier J, JD, JG ceramic dual-in-line LP, LU plastic plug-in N, P plastic dual-in-line U , W ceramic flat 87