Bài giảng Cơ sở kỹ thuật điện - Chương 6: Phân cực cho transistor trường FET

6.1. Giới thiệu Yêu cầu: Tìm điểm làm việc tĩnh Q(IDQ, VDSQ) Mối quan hệ tổng quát có thể áp dụng để phân tích dc tính toán phân cực cho các mạch khuếch đai: 6.2.1. Mạch phân cực cố định 6.2.2. Mạch tự phân cực 6.2.3. Mạch phân cực dùng cầu phân áp Đường tải DC (DCLL-DCLoad Line) - Biểu diễn quan hệ ID= f(VDS)|(DC) - Xây dựng bằng cách áp dụng ĐL Kirchhoff cho mạch vòng DS

pdf11 trang | Chia sẻ: Tiểu Khải Minh | Ngày: 19/02/2024 | Lượt xem: 24 | Lượt tải: 0download
Bạn đang xem nội dung tài liệu Bài giảng Cơ sở kỹ thuật điện - Chương 6: Phân cực cho transistor trường FET, để tải tài liệu về máy bạn click vào nút DOWNLOAD ở trên
Chương 6: PHÂN CỰC CHO TRASISTOR TRƯỜNG FET BỘ GIÁO DỤC VÀO ĐÀO TẠO ĐH Sư Phạm Kỹ Thuật TP.HCM KHOA ĐIỆN – ĐIỆN TỬ Bộ Môn Cơ Sở Kỹ Thuật Điện 26.1. Giới thiệu Yêu cầu: Tìm điểm làm việc tĩnh Q(IDQ, VDSQ) Mối quan hệ tổng quát có thể áp dụng để phân tích dc tính toán phân cực cho các mạch khuếch đai: 36.2.1. Mạch phân cực cố định RD C1 Vi VGG RG 1M VO C2 NJFETG D S IS ID VDD IG = 0, ID= IS VDS = VDD – ID.RD 2 1 GSD DSS P VI I V        GS GGV V  Mạch vòng GS Thế (*) vào phương trình Shockley Mạch vòng DS (*) ID 46.2.2. Mạch tự phân cực RD C1 Vi RG 1M VO C2 NJFETG D S ID RS IS VDD VDS = VDD – ID.(RD+RS) .GS D SV I R  IG = 0, ID= IS Mạch vòng GS 2 1 GSD DSS P VI I V        Thế VGS vào phương trình Shockley Mạch vòng DS Chọn nghiệm thoả 0  ID  IDSS VP  VGS  0 ID1, ID2 56.2.3. Mạch phân cực dùng cầu phân áp RD C1 Vi R2 VO C2 NJFETG D S ID RS IS R1 VDD VDS = VDD – ID.(RD+RS) 2 1 GSD DSS P VI I V        2 1 2 G DD RV V R R    .GS D S GV I R V   IG = 0, ID= IS Thế VGS vào phương trình Shockley Mạch vòng DS Chọn nghiệm thoả 0  ID  IDSS VP  VGS  0 ID1, ID2 6Đường tải DC (DCLL-DCLoad Line)  Biểu diễn quan hệ ID= f(VDS)|(DC)  Xây dựng bằng cách áp dụng ĐL Kirchhoff cho mạch vòng DS •Xét đáp ứng DC tụ hở mạch Vi= 0 Mạch vòng DS -VDD + IDRD + VDS + ISRS= 0  (DCLL)DSSDSD DD D VRRRR VI     1 Vdd RG RD RS RL Vo Vi 7Đường tải AC (ACLL-AC Load Line)  Biểu diễn quan hệ iD= f(vDS)|(AC+ DC) •Xét đáp ứng ac: tụ  ngắn mạch, VDD= 0  mass   DS acac DSQ DQD vRR V Ii 1 Với Rac= RS + RD//RL RL RG RD RS (ACLL) 86.3.Mạch phân cực cho MOSFEET 2 1 GSD DSS P VI I V        IG= 00  IDVP  VGS ID= IS R D C 1 Vi VGG RG 1M V O C 2 G D S VDD RD C 1Vi RG 1M V O C 2 NJFE T G D S RS VDD R D C 1 Vi R2 VO C 2 NJFE T G D S I D R S R1 VDD Tương tự như JFET, D-MOSFET cũng dùng các dạng mạch phân cực: Cố định, Tự phân cực, Phân cực dùnng cầu phân áp. Lưu ý: 6.3.1.D - MOSFEET 9S D G RG RD VDD VI VO Mạch phân cực hồi tiếp IG= 0  VD= VG VDS= VGS Thế (*) vào phương trình ID1, ID2 Thế vào (*) chọn nghiệm ID sao cho VT  VGS (*) Mạch vòng DS 6.3.2 .E- MOSFEET 10 Mạch phân cực dùng cầu phân áp IG= 0  Thế (*) vào phương trình ID1, ID2 Thế vào (*) chọn nghiệm ID sao cho VT  VGS (ID= IS) (*) Mạch vòng DS S D G RS VO VDD RD R2 R1 VI 6.3.2 .E- MOSFEET

Các file đính kèm theo tài liệu này:

  • pdfbai_giang_co_so_ky_thuat_dien_chuong_6_phan_cuc_cho_transist.pdf
Tài liệu liên quan